基于FPGA的多核可扩展卷积加速器设计.pdfVIP

2021年6月计算机工程与设计June2021

第42卷第6期COMPUTERENGINEERINGANDDESIGNVol.42No.6

基于FPGA的多核可扩展卷积加速器设计

张坤宁，赵烁，孙庆斌，邓宁，何虎+

（清华大学微电子学研究所，北京100084）

摘要：为解决卷积神经网络计算效率和能效较低的问题，提出并设计一种使用定点数据作为输入的卷积加速器加速器

支持动态量化的8bits定点数据的卷积计算，通过采用分块计算的策略和改进的循环计算顺序，有效提高计算效率；支持

激活、批标准化（BN）、池化和全连接等计算；基于软硬件协同设计的思路,设计包含卷积加速器和ARM处理器在内的

SoC系统。提出一种将加速器进行多核扩展的方法，提高算力和移植便捷性。将加速器部署在XilinxZCU102开发板上，

其中单核加速器的算力达到了153.6GOP/S,在计算核数目增加到4个和8个的情况下，算力分别增至614.4GOP/s和

1024GOP/s。

关键词：卷积加速；数据复用；并行计算；多核扩展；软硬件协作

中图法分类号：TP332文献标识号：A文章编号：1000-7024（2021）06-1592-07

doi：10.16208/j.issnl000-7024.2021.06.012

DesignofCNNacceleratorwithmulti-coreVasedonFPGA

ZHANGKun-nin,ZHAOShuo,SUNQing-binDENGNin,HEHu+

(InstituteofMicroelectronicsTsinghuaUniversityBeijin100084,China)

Abstract：TosolvetheproblemoflowcomputationandenergyefficiencyofconvolutionalneuralnetworksaCNNhardwareac-

celerCtorbCsedonFPGAwCsproposed.ThecomputCtionofdynCmicClyquCntified8-bitsfixed-pointdCtCwCssupported.The

computationeficiencywasefectivelyimprovedbyadoptingatilingstrategyandoptimizedcircularcalculationorder.Calculations

suchasactivationbatchnormalization(BN)poolingandfulconnectionweresupported.Basedontheideaoftheco-designof

hardwareandsoftwareaSoCsystemincludinacceleratorandARMprocessorwasproposed.Astrategyformulti-coreexpan-

sionoftheacceleratorwasalsoproposedtofurtherincreasethecomputingperformanceandimprovetheconvenienceofdeployin

theacceleratorondiferentFPGAplatforms.TheacceleratorwasdeployedontheXilinxZCU102.Thecomputingperformance

ofone-coreacceleratorcanreach153.6GOP/s.Asthenumberofacceleratorcoreexpandstofourandeightthecomputin

perfo