电子数字时钟课程设计报告.pdf

数字电子钟的设计

1.设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有

更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使

用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而

且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方

法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进

一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

1.1设计指标

1.时间以12小时为一个周期；

2.显示时、分、秒；

3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

1.2设计要求

1、电路设计原理说明

2（）

、硬件电路设计要求画出电路原理图及说明

3、实物制作：完成的系统能达到题目的要求。

4、完成3000字的课程设计报告

2.功能原理

2.1数字钟的基本原理

数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点

报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种

的时间基准，要求震荡频率为1HZ为标准秒脉冲。将标准秒脉冲信号送入“秒计数

器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将

作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每

累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”

采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的

输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。

2.2原理框图

3.功能模块

3.1振荡电路

多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，

就能输出一定频率的矩形波形（自激振荡）。用555实现多谐振荡，需要R1,R2和电

容，并接+5V的直流电源。

振荡周期：T=0.69(R1+2R2)C其中当R1=5K，R2=4.7K，C=100uF时，T=0.9936s

2

3.2CD40110工作原理

CD40110//

为十进制可逆计数器锁存器驱动器，具有加减计数，计数器状态锁存，

七段译码输出等共能。这次设计用到CD40110的加计数、七段译码输出功能。

CD40110有2个计数时钟输入端CPu和CPd分别用作加计数时钟输入和减

计数时钟输入。由于电力内部有一个时钟信号预处理逻辑，以此当一个时钟输入

端计数工作是，另一个时钟输入端可以是任意状态，所以我们采用CPu接脉冲

信号，CPd悬空。

CD40110的进位输出CO和借位输出BO一般为高电平，当计数器从9~0时,BO

输出脉冲，当计数器从0~9时，CO输出脉冲，以此利用CO端可以实现大

于10进制的计数功能

BO进位输出端

CO借位输出端

CPd减计数器时钟输入端YCJnudAwddleihDhrnuhrnubhrDVMnYCYdYeEhococ

VJYraau爲

CPu加计数器