课题设计三路抢答器Multisim仿真设计实验报告.pdfVIP

课题设计：三路抢答器的仿真设计

班级专业：信息工程实验日期2015年10月10日

学号姓名同组人

一实验要求：

（1）设计制作一个可容纳“1”、“2”、“3”三组参赛者的竞赛抢答器，此抢答器具有9s限时

抢答功能，即在主持人“X”发出抢答命令后，定时器开始计时显示。若在规定时间（9s）内，无人

抢答，则发出声讯和光电报警信号，并显示抢答时间，而且要求电路应具有第一抢答信号的鉴别和锁

存功能。

（2）若同时有两组或两组以上抢答信号产生，则所有的抢答信号无效，且组别符号显示器显示0字

符。

（3）使用门电路实现编码、译码功能。

二实验原理：

1）原理框图.

因“若同时有两组或两组以上抢答信号产生，则所有的抢答信号无效，组别符号显示器显示0字符”

的设计要求涉及时序逻辑，所以抢答信号处理电路须使用触发器构成。为此，有用四D触发器74LS175

（上升沿触发）、门电路、555定时器、七段数码显示器（共阴）等器件设计制作的可容纳“1”、“2”、

“3”个组别参加的三路抢答器（1），设计原理框图，如图A.

图A三路抢答器设计原理框图

(2)逻辑赋值、原理图.

将原理框图设计细化，有三路抢答器仿真设计参考原理图1，如下图B所示。图中，“X”为主

持人清零信号，低电平有效，清零后，显示器清零。抢答开始信号，高电平有效，单击开关控制键“X”，

接入高电平，抢答开始。“1”、“2”、“3”分别为三个参赛组的组别符号，每组有一个抢答按钮，抢答

信号高电平有效。抢答时，第一时间抢答成功者的组别符号被显示器显示。

图B三路抢答器原理图

（3）译码表.

按设计要求，有七段数码显示器译码/驱动电路Ug（CD4511）对应的译码表，如下图C所示。

七段数码显示器的限流电阻R，取数码管的正向导通压降为2V，工作电流为6mA左右，有R=（5-2）

/6kΩ=500Ω左右，取为E24系列值510Ω。

图C七段译码显示电路的译码表

四D触发器74LS175输出译码/驱动电路CD4511输入显示器对应显示

Q3Q2Q1DCBA

00000000

00100011

01000102

01100000

10000113

10100000

11000000

11100000

三、实验仪器和设备：

四D触发器74LS175、门电路、555定时器、七段数码显示器、3线—8线译码器74LS138

与非门74LS10、Multisium12.0软件

四`、实验内容和步骤：

（1）9秒定时抢答设计（如图D所示）

当主持人没有发出抢答命令时，U2（74LS175）的CLR=0，清零信号有效，U2被清零；同时，