EDA多功能数字钟设计报告.pdfVIP

数字电路EDA课程设计

多

功

数

字

钟

学校：华中科技大学文华院

专业：电气工程及其自动化

班级：2010级3班

姓名：***

学号:************

指导老师：***

制作日前：2012-6-19

目录

一：内容摘要

二：关键词

三：实验要求

四：总体方案

五：顶层逻辑电路组成及信号定义

六：各底层模块设计

七:下载

八：实验中遇到的问题及解决方法

九：心得体会

十：参考文献

2

一：内容摘要

利用QuartusII软件，结合所学的数字电路的知识设计一个24时多功能数

字钟，具有正常分、秒计时，动态显示、快速校分、整点报时、时段控制的功能。

分析整个电路的工作原理，分别说明各子模块的设计原理和调试、仿真、编

程下载的过程，并对最终结果进行总结，最后提出在实验过程中出现的问题和解

决的方案。

通过实验掌握一些逻辑组合器件的基本功能和用法，同时体会利用软件设计

电路的方便快捷，避免硬件布线的繁琐，提高效率。

二：关键词

数字计数器动态显示快速校分整点报时时段控制quartus

三：实验要求

1.设计要求：（1）小时计数器为8421BCD码24进制；分和秒计数器为8421BCD

码60进制计数器；（2）扩展功能：校时和校分；整点报时；时段控制。

2.设计方法：用硬件描述语言（VerilogHDL语言）和电路图设计的方法在

QuartusII软件系统平台上建立数字电子钟电路的顶层文件并完成编译很仿真。

3.设计实现：将若干底层模块打包组成整个多功能数字钟的顶层模块，仿真及下

载到可编程逻辑器件上，从而实现各项功能。

四：总体方案

按照上述实验要求，本次电子数字时钟实验，基本核心功能是计时模块，次

功能通过两个模60计数器及一个模24计数器级联既可以实现计时模块，另外有

报时模块；时段控制模块；校时模块。整体方案图如下：

3

由上述方案可以看出，通过输入秒时钟信号，在显示器上显示计时，通过信号

SWM和SWH可以校分和校时，整点报时模块连接蜂鸣器，实验中用发光二极

管显示代替，时段控制通过发光二极管显示。

五：顶层逻辑电路组成及信号定义

顶层逻辑电路如下

信号定义：

SW[15]校分信号；SW[16]校时信号；SW[17]]秒时钟信号；SW[0]1khz信号；

CLOCK_5050Mhz信号；LEDR[0]时段控制信号显示；LEDG[0]报时信号显示；

HEX[6..0]计时信号显示。

上述顶层逻辑电路包括分频模块；计时模块；报时模块；时段控制模块；校

时模块和译码模块。

4

六：各底层模块设计（包括VerilogHDL语言或电路原理图及仿真。）

1：时钟模块

电路原理图

仿真图

打包图