- 1、本文档共15页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
《计算机组成试验C》
课程设计
适用专业:电子信息类专业
专业:****
班级:********
学号:********
姓名:***
指导老师:***
试验学期:-第1学期
西南交通大学
信息科学和技术学院
简化计算机系统设计
一.试验目标经过学习简单指令系统及其各指令操作步骤,用VHDL语言实
:
现简单处理器模块,并经过调用存放器模块,将处理器模块和存放器模块连接形
成简化计算机系统。
二.试验内容
1.用VHDL语言实现简单处理器模块。
2.调用存放器模块设计256×16存放器模块。
3.将简单处理器模块和存放器模块连接形成简单计算机系统。
4.将指令序列存入存放器,然后分析指令实施步骤。
三.预习要求:1、学习简单指令集。2、学习各指令操作步骤。
四.试验汇报
1.BLOCK图
图1原理图
内存文件:
图2内存文件.Mif
2.程序设计
LIBRARYieee;
USEieee.std_logic_1164.ALL;
PACKAGEmypackIS
CONSTANTidle
CONSTANTload
CONSTANTmove
CONSTANTaddx
CONSTANTsubp
CONSTANTandp
CONSTANTorp
CONSTANTxorp
CONSTANTshrp
CONSTANTshlp
CONSTANTswap
CONSTANTjmp
CONSTANTjz
CONSTANTread
CONSTANTstop
ENDmypack;
LIBRARYieee;
USEieee.std_logic_1164.ALL;
USEieee.std_logic_unsigned.ALL;
USEWORK.mypack.ALL;
cpu实体申明
ENTITYcpu2IS
PORT(
reset:INstd_logic;--清零信号低有效
clock:INstd_logic;--时钟信号
Write_Read:OUTstd_logic;--读写信号,1为写
M_address:OUTstd_logic_vector(11DOWNTO0);--地址线
M_data_in:INstd_logic_vector(7DOWNTO0);--数据输入线
M_data_out:OUTstd_logic_vector(7DOWNTO0);--数据输出线
overflow:OUTstd_logic);--溢出标志
ENDcpu2;
cpuRTL级行为描述
ARCHITECTURERTLofcp
文档评论(0)