基于FPGA的数字频率计原理设计与实现.pdf

ＣＳＷＯＲＬＤ・探索ｓ观察

基于ＦＰＧＡ的数字频率计原理设计与实现

电子科技大学张一呜

【摘要】本文重点介绍了一种基于ＦＰＧＡ的数字频率计的原理、设计方法和实现方法。该设计采用硬件描述语言

ＶＨＤＬ（Ｖｅｒｙ－Ｈｉｇｈ－ＳｐｅｅｄＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉＨａｒｄｗａｒｅＤｅｓｃｒｔｉｐｔｉｏｎＬａｎｇｕａｇｅ），在软件开发平台ＩＳＥ（ＩｎｔｅｇｒａｔｅｄＳｏｆｔｗａｒｅ

Ｅｎｖｉｒｏｎｍｅｎｔ）．－Ｌ．￣成。本数字频率计能精确地测量频率在１Ｈｚ到１００ＭＨｚ之间的信号。使用Ｍｏｄｅ１，ｓｉｍ仿真软件对ＶＨＤＬ程

序做了仿真，并完成了综合布局布线，最后将实验程序下载到实验电路板上，完成实验要求并进行测试。

【关键词】ＦＰＧＡ；ＶＨＤＬ；数字频率计；ＩＳＥ

率等于被测频率，然后将它加到闸门输入端。门控电路输

引言出信号④来控制闸门开、闭时间。通过十进制数字计数

器，我们可以测量在闸门打开时间ｔ内被计数的脉冲⑤的

在电子技术领域内，频率是一个最基本的参数，是个数。门控信号的作用时间ｔ是非常准确的，以它作为

指电子器件单位时间内完成周期性变化的次数。因此，时间基准（时基），它由时基发生器提供。通过一个高稳

为了更好测试器件性能和信号的质量，频率测量就显得定的石英振荡器和数字分频器，我们可以利用输出的标

尤为重要。随着技术发展，对于频率测量的需求越发显准时间脉冲去控制门控电路形成门控信号。

著，测量技术也逐渐提升，市场上出现了具有多功能、

，＼＾，＼，＼，、｛，、

高精度、高频率的数字频率计。在实际工程中，我们更、

ｌ；ｉＩＩｌＩ；Ｉｌ

加需要符合我们所要求测量精度的频率计。因此，本文门广＿１

提出了一种能满足一般测量精度要求（ｉＨｚ—ＩＯＯＭＨｚ），广—１

并且成本低廉的数字频率计的设计方案。本设计基于；ＩＩＩＩＩ

Ｘｉｎｌｉｎｘ公司ＳｐａｒｔａｎＳＥ系列的ＸＣ３Ｓ２５０Ｅ芯片，利用硬件

描述语言ＶＨＤＬ完成数字频率计的设计，通过仿真，分图１数字频率计频率测量原理图

析，综合并最终下载￣ＦＰＧＡ里面去实现。为了简化设１．２周期测量

计，我们忽略输入信号处理整形的部分，简化键输入部同样可以采用直接计数的方法测量被测信号的周

分，其余功能全部在一片ＦＰＧＡ芯片上实现。整个系统非期，基本原理是利用被放大整形的输入被测信号作为门控

常精简，而且具有现场可更改性和性能可提升性。电路信号，控制闸门开闭的时间，计数在闸门打开时间内

的时基信号。由于时基信号频率和周期已知，我们便可以

１数字频率计的测量原理推知