实验四集成逻辑电路的连接和驱动.pdfVIP

实验四集成逻辑电路的连接和驱动--第1页

实验四集成逻辑电路的连接和驱动

一、实验目的

1、掌握TTL、CMOS集成电路输入电路与输出电路的性质。

2、掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。

二、实验原理

1、TTL电路输入输出电路性质

当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方

向是从外部流入输入端。

当输入端处于低电平时，电流由电源V经内部电路流出输入端，电流较

CC

大，当与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电

压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌

入电流的增加，输出低电平将升高，一般LS系列TTL电路允许灌入8mA电流，

即可吸收后级20个LS系列标准门的灌入电流。最大允许低电平输出电压为

0.4V。

2、CMOS电路输入输出电路性质

一般CC系列的输入阻抗可高达1010Ω，输入电容在5pf以下，输入高电平

通常要求在3.5V以上，输入低电平通常为1.5V以下。因CMOS电路的输出结构

具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少

量的CMOS电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出

低电平时将十分接近地电位。

在高速CMOS电路54/74HC系列中的一个子系列54/74HCT，其输入电平与

TTL电路完全相同，因此在相互取代时，不需考虑电平的匹配问题。

3、集成逻辑电路的衔接

在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接

起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。

实验四集成逻辑电路的连接和驱动--第1页

实验四集成逻辑电路的连接和驱动--第2页

这就存在着电平的配合和负载能力这两个需要妥善解决的问题。

可用下列几个表达式来说明连接时所要满足的条件

V（前级）≥V（后级）

OHiH

V（前级）≤V（后级）

OLiL

I（前级）≥n×I（后级）

OHiH

I（前级）≥n×I（后级）n为后级门的数目

OLIl

(1)TTL与TTL的连接

TTL集成逻辑电路的所有系列，由于电路结构形式相同，电平配合比较方

便，不需要外接元件可直接连接，不足之处是受低电平时负载能力的限制。表

4－1列出了74系列TTL电路的扇出系数。

表4－1

74LS0074ALS00740074L0074S00

74LS0020405405

74ALS0020405405

74004080104010

74L0010202201

74S00501001210012