EDA状态机控制电路设计.pdf

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

电子信息学院

实验报告书

课程名:《电子综合设计EDA》

题目:实验5状态机控制电路设计2

实验类别【设计】

班级:

学号:

姓名:

评语:

学习态度:【很好】【较好】【一般】【较差】

程序编写:【完整】【基本完整】【部分完整】【不完整】

得出结论:【正确】【基本正确】【部分正确】【不正确】

报告书写:【规范】【较规范】【一般】【不规范】

成绩:指导教师:

批阅时间:年月日

《电子综合设计EDA》实验报告-1-

1、实验目的

(1)通过实验掌握状态机设计技术

2、实验内容、要求

已知状态机状态图如图a所示

in_a=“00”in_a=“01”

st0in_a/=“00”st1

out_a=“0101”;out_a=“1000”;

in_a=“11”

in_a/=“11”in_a/=“01”

st3st2

in_a/=“11”

out_a=“1101”;

out_a=“1100”;

in_a=“11”

图a状态图

clkc_state

out_a

REGCOM

resetn_state

in_a

图b状态机结构图

要求:

1、试判断该状态机类型,并说明理由。根据状态图,写出对应于结构图b,分别由

主控组合进程和主控时序进程组成的verilog有限状态机设计。

2、编写verilog测试程序,验证编写的状态

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档