VHDL设计多功能数字钟.pdfVIP

EDA期末作业

班级：020914

（一）选题目的

学习使用QuartusII9.0,巩固已掌握的EDA知识，增强自己的动手实践能力。

（二）设计目标

实现多功能数字钟的设计，主要有以下功能：

①计时,并且可以24小时制和12小时制转换。

②闹钟

③整点报时

④秒表

（三）实现方案

该课题的实现过程大体如下：先对4MHZ的信号进行分频使其变为1HZ；将该信号加入计数

器中（模60和模24/12）实现基本时钟功能；然后在此基础上加入闹钟，秒表，整点报时，

24/12小时制转换模块；最后在动态显示电路中实现上述功能。

闹

钟

整

点

报

时动

态

分计显输

频时示出

电

器器路

秒

表

24/12

小

时

转

换

（四）设计过程、模块仿真及实现结果

一、分频器

分频器的VHDL语言为（4M分频）

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityfenpinqiis

port(

clk_in:instd_logic;

clk_out:outstd_logic);

endfenpinqi;

architecturebehivoroffenpinqiis

signalcou:std_logic_vector(21downto0);

begin

process(clk_in)

begin

ifclk_ineventandclk_in=1then

cou=cou+1;

endif;

endprocess;

process(cou)

begin

clk_out=cou(21);

endprocess;

endarchitecturebehivor;

完成4Mhz到1hz的转换

仿真结果略。

二、计时器（模60，模24，模12）

模60设计的电路图如下

模24/12计数器如下

合成模块分别如下

仿真波形如下

M60

波形分析：ql[3..0]从0变到9，qh[3..0]从0变到5，当clk经过60个周期后，co输出一个脉

冲。从而实现模60计数器的功能。

M24/12

模12计数器（sv6=0）

模24计数器（sv6=1）

波形分析：由于要进行24/12小时制的转换，所以加入开关sv6来控制转换模24和模12计

数器。由波形图可以看出，模24和模12功能均已实现。

计时器总电路为

三、动态显示功能

1、由sv3和sv8来控制转换正常计数器、闹钟、秒表的转换。当sv3=0、sv8=