三人多数表决电路.pdf

三人多数表决电路--第1页

.

实验十九三人多数表决电路的设计

一、设计目的

1、掌握用门电路设计组合逻辑电路的方法。

2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。

3、要求同学们能够根据给定的题目，用几种方法设计电路。

二、设计要求

1、用三种方法设计三人多数表决电路。

2、分析各种方法的优点和缺点。

3、思考四人多数表决电路的设计方法。

要求用三种方法设计一个三人多数表决电路。要求自拟实验步骤，用所给芯片实现电路。

三、参考电路

设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意为输入低电平（逻辑为

0）。输出逻辑为1表示赞成；输出逻辑为0表示表示反对。

根据题意和以上设定，列逻辑状态表如表19-1。

表19-1

ABCF

0000

0010

0100

0111

1000

1011

1101

1111

由逻辑状态表可知，能使输出逻辑为1的只有四项：第4、6、7、8项。故，表决器的

辑逻表达式应是：

从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门关系。因此，作逻辑

图如下。

.

三人多数表决电路--第1页

三人多数表决电路--第2页

.

图19—1三人表决电路

经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。设计步骤前几

步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要

求选择合适的器件，并且画出原理图实现。

四、实验设备与器件

本实验的设备和器件如下：

实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；

实验器件：74LS00、74LS20、74LS138、74LS153等。

五、实验报告要求

1、写出具体设计步骤，画出实验线路。

2、根据实验结果分析各种设计方法的优点及使用场合。

.

三人多数表决电路--第2页

三人多数表决电路--第3页

.

实验二十序列脉冲检测器的设计

一、设计目的

1、学习时序逻辑电路的设计与调试方法。

2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。

二、设计要求及技术指标

1、设计一个序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。

2、确定合