- 1、本文档共13页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
一、名词解释
1逻辑综合——将电路的高级语言描述转换成低级的,可与FPGA/CPLD或
构成ASIC的门阵列基本结构相映射的网表文件的过程。
2.逻辑适配——将由综合器产生的网表文件针对某一具体的目标器进行逻
辑映射操作,其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等,
配置于指定的目标器件中,产生最终的下载文件的过程。
3时序仿真——将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器
中所进行的仿真。该仿真已将器件特性考虑进去了,因此可以得到精确的时
序仿真结果
二、填空题
1.EDA的中文含义是电子设计自动化,CAD的中文含义是计算机辅助设计,
FPGA的中文含义是现场可编程门阵列,CPLD的中文含义是复杂可编程逻辑
器件。
2.CPLD在结构上主要分为三个部分,即可编程逻辑宏单元、可编程输入/输
出单元和可编程内部连线三个部分。
3.VHDL的数据对象有常量、变量和信号三种。VHDL程序设计中
常用的库有IEEE库、STD库、WORK库和VITAL库。
4.VHDL是一种强数据类型语言,强数据类型的具体含义是:(1)各参量必须
具有确定的数据类型(2)相同的数据类型的量才能进行操作。
5.IEEE_1076标准程序包中定义的四种常用端口模式分别是IN模式、OUT
模式、BUFFER模式和INOUT模式。
6ISP的中文含义是在系统可编程特性,ASIC的中文含义是专用集成电路
7常用的硬件描述语言有三种,分别是:(1)VHDL;(2)Verilog;(3)ABEL.
8最流行的第三方EDA工具有:逻辑综合性能最好的Synplify,仿真功能
最强大的ModelSim
9VHDL的基本标识符就是以字母开头,不连续使用下划线,不以下划线“_”
结尾的,由字母、数字以及下划线“_”组成的字符串
10两种典型的状态机是摩尔状态机和米立状态机。状态机的两种基本操作分
别是状态机内部状态转换和产生输出信号序列
三、问答题
1.什么叫EDA技术?使用EDA技术进行电子系统设计有什么优点?
答:EDA技术有狭义的EDA技术和广义的EDA技术之分。狭义的
EDA技术,就是指以大规模可编程逻辑器件为设计载体,以硬件描述语
言为主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实
验开发系统为设计工具,通过有关的开发软件,自动完成将用软件的方
式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑
综合及优化、逻辑布局布线、逻辑仿真,直至对于特定目标芯片的适配
编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成
芯片的一门新技术,或称为IES/ASIC自动设计技术。
使用EDA技术进行电子系统设计的优点:(1)用软件的方式设计
硬件;(2)用软件方式设计的系统到硬件系统的转换,由有关的开发
软件自动完成;(3)设计过程中可用有关软件进行各种仿真;(4)系
统可现场编程,在线升级;(5)整个系统可集成在一个芯片上,体积
小、功耗低,可靠性高。
2.对于目标器件为FPGA/CPLD的VHDL工程设计,其工作步骤如何?并
简要介绍各步的作用。
答:(1)源程序的编辑和编译:利用EDA工具的文本编辑器或图形编
辑器将设计用文本或图形方式表达出来,进行排错编译,变成VHDL文件
格式;
(2)逻辑综合和优化:将电路的高级语言描述转换成低级的,可与
FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件,以便将
VHDL的软件设计与硬件的可实现性挂钩;
(3)目标器件的布线/适配:将由综合器产生的网表文件针对某一具
体的目标器进行逻辑映射操作,其中包括底层器件配置、逻辑分割、逻
辑优化、布线与操作等,配置于指定的目标器件中,产生最终的下载文
件,如JEDEC格式的文件;
(4)目标器件的编程/下载:将由FPGA/CPLD布线/适配器产生的配置
/下载
文档评论(0)