EDA实验报告_原创文档.pdfVIP

实验一：QUARTUSII软件使用及

组合电路设计仿真

实验目的：

学习QUARTUSII软件的使用，掌握软件工程的建立，VHDL

源文件的设计和波形仿真等基本内容。

实验内容：

1.四选一多路选择器的设计

基本功能及原理：

选择器常用于信号的切换，四选一选择器常用于信号的切换，四

选一选择器可以用于4路信号的切换。四选一选择器有四个输入端

a,b,c,d，两个信号选择端s(0)和s(1)及一个信号输出端y。当s输

入不同的选择信号时，就可以使a,b,c,d中某一个相应的输入信号与

输出y端接通。

逻辑符号如下：

程序设计：

软件编译：

在编辑器中输入并保存了以上四选一选择器的VHDL源程序后就

可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定

时分析及下载到可编程器件的相关文件。

仿真分析：

仿真结果如下图所示

分析：

由仿真图可以得到以下结论：

当s=0(00)时y=a;当s=1(01)时y=b；当s=2(10)时y=c；当s=3(11)

时y=d。符合我们最开始设想的功能设计，这说明源程序正确。

2.七段译码器程序设计

基本功能及原理：

七段译码器是用来显示数字的，7段数码是纯组合电路，通常的

小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，

然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是

16进制的，为了满足16进制数的译码显示，最方便的方法就是利用

VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目

的。输出信号的7位分别接到数码管的7个段，本实验中用的数码管

为共阳极的，接有低电平的段发亮。

数码管的图形如下

七段译码器的逻辑符号：

程序设计：

软件编译：

在编辑器中输入并保存了以上七段译码器的VHDL源程序后就可

以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时

分析及下载到可编程器件的相关文件

。

仿真分析：

仿真结果如下图所示:

分析:

由仿真的结果可以得到以下结论：

当a=0(0000)时led7=1000000此时数码管显示0；

当a=1(0001)时led7=1111001此时数码管显示1；

当a=2(0010)时led7=0100100此时数码管显示2；

当a=3(0011)时led7=0110000此时数码管显示3；

当a=4(0100)时led7=0011001此时数码管显示4；

当a=5(0101)时led7=0010010此时数码管显示5；

当a=6(0110)时led7=0000010此时数码管显示6；

当a=7(0111)时led7=1111000此时数码管显示7；

当a=8(1000)时led7=0000000此时数码管显示8；

当a=9(1001)时led7=0010000此时数码管显示9；

当a=10(1010)时led7=0001000此时数码管显示A；

当a=11(1011)时led7=0000011此时数码管显示B；

当a=12(1100)时led7=1000110此时数码管显示C；

当a=13(1101)时led7=0100001此时数码管显示D；

当a=14(1110)时led7=0000110此时数码管显示E；

当a=15(1111)时led7=0001110此时数码管显示F；

这完全符合我们最开始的功能设计，所以可以说明源VHDL