- 1、本文档共24页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
《EDA技术基础》
实验报告
学院:信息科学技术学院
专业:电子信息工程
指导教师:龙翔
完成日期:2013年12月
目录
实验一MAX-plusll及开发系统使用…………..3
实验二高速四位乘法器设计……6
实验三秒表的设计………………9
实验四序列检测器的设计………13
实验五数字频率计的设计………18
六实验总结…………20
实验一
一:实验名称:
MAX-plusll及开发系统使用
二:实验内容
1.利用MAX-plusII中的图形编辑器设计一半加器,进行编译、仿真,
并将其设置成为一元件。
2.建立一个更高的原理图设计层次,利用前面生成的半加器元件设计
一个全加器,进行编译、仿真,并将其设置成为一个元件。
3.再建立一个更高的原理图设计层次,利用前面生成的半加器元件设
计一个全加器,进行编译、仿真。
4.选择器件“Assign”“Device”“MAX7000S”“EPM7128SLC84-6”,
并根据下载板上的标识对管脚进行配置。然后下载,进行硬件测试,
检验结果是否正确。
三.实验程序
1).半加器图
2)全加器图
3)四位全加器
四:仿真图
1).半加器仿真图
2).全加器仿真图
3).四位全加器仿真图
实验二
一:实验名称
高速四位乘法器设计
二:实验内容
1.
利用MAX-plusⅡ中的图形编辑器设计1-4的二进制乘法器,
进行编译、仿真,并将其设置成为一元件,命名为and14。
2.建立一个更高得原理图设计层次,利用前面生成的1-4的二进
制乘法器和调用库中的74283元件设计一高速4位乘法器。
三:实验程序
1.
2.
四:仿真图
实验三
一:实验名称
秒表的设计
二:实验内容
(一)、实验步骤
1、采用自顶向下的设计方法,首先将系统分块;
2、设计元件,即逻辑块;
3、一级一级向上进行元件例化(本实验只需例化一次即可),
设计顶层文件。
(二)、实验程序设计原理
实验程序如三所示,其中输入信号分别为使能信号ENA、清零信
号CLR、时钟信号CLK,输出信号有秒针信号CA和分针信号CB。
实验原理为通过始终信号,控制两个计数器的计数来实现的,当
始终上升沿到来时,对信号CAI进行计数,当CAI计数达到59,
则产生一个进位1,从而对信号CBI进行计数,即信号CAI每次
达到59就对信号CBI进行计数一次,同时下个时钟上升沿到来时,
信号CAI复位为0.当信号CBI达到59时,则下个时钟上升沿到
复位为0。
三.实验程序
LIBRARYIEEE;
USEMSIS
PORT(CLK,CLR,ENA:INSTD_LOGIC;
CA,CB:BUFFERSTD_LOGIC_VECTOR(5DOWNTO0));
ENDENTITYMS;
ARCHITECTUREAREOFMSIS
SIGNALCAI:STD_LOGIC_VECTOR(5DOWNTO0);
SIGNALCBI:STD_LOGIC_VECTOR(5DOWNTO0);
BEGIN
PROCESS(CLK,CLR,ENA)IS
BEGIN
IFCLR=1THEN
ELSIFC
文档评论(0)