浅谈IC封装技术中常见的10术语词解析.docx

浅谈IC封装技术中常见的10术语词解析.docx

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

??

?

??

浅谈IC封装技术中常见的10术语词解析

?

??

?

?

?

?

?

?

?

???

?

?

?

?

?

?

?

先进集成电路封装技术是“超越摩尔定律”上突出的技术亮点。在每个节点上,芯片微缩将变得越来越困难,越来越昂贵,工程师们正在把多个芯片放入先进的封装中,作为芯片缩放的替代方案。

然而,虽然先进的集成电路封装正在迅速发展,设计工程师和工程管理人员必须跟上这一关键技术的步伐。首先,让我们了解高级IC封装中不断出现的基本术语。

以下是在下一代IC封装技术中使用的10个最常见的术语的简要概述:

2.5D封装

在2.5D的封装中,模具被堆放或并排放置在一个隔片的顶部,基于硅通孔(TSV)。基座是一个交互器,提供芯片之间的连接。作为传统2DIC封装技术的一个增量步骤,2.5D封装使更细的线条和空间成为可能。

2.5D封装通常用于ASIC、FPGA、GPU和内存立方体。2008年,Xilinx将其大型FPGA划分为4个更小、产量更高的芯片,并将这些芯片连接到一个硅接口上。2.5D封装就此诞生,并最终在高带宽内存(HBM)处理器集成中流行起来。

3D堆叠封装

在3DIC封装中,逻辑模块堆叠在内存模块上,而不是创建一个大型的系统片上(SoC),并且模块通过一个主动交互器连接。与2.5D封装通过导电凸起或TSV将组件堆叠在交互器上不同,3D封装采用多层硅晶片与使用TSV的组件一起嵌入。

TSV是2.5D和3D集成电路封装技术中的关键实现技术。半导体行业一直在使用HBM技术将DRAM封装在3DIC中。

CuTSV在Si芯片间垂直互连的使用

Intel的Lakefield的FOVEROS是3D封装典型例子,他们把硅片有逻辑的叠加在一起,也兼容常见的PoP封装内存,此外还有Co-EMIB,彻底混合EMIB和FOVEROS。

Chiplet

Chiplet是另一种3DIC封装形式,可使CMOS设备与非CMOS设备实现异构集成。换句话说,它们是更小的SoC,中文的意思就是小芯片。这是将复杂功能进行分解,然后开发出多种具有单一特定功能,可相互进行模块化组装的“小芯片”,如实现数据存储、计算、信号处理、数据流管理等功能,并最终以此为基础,建立一个“小芯片”的芯片网络。

这分解芯片的想法可以提高产量和比单片模具更低的成本。Chiplets允许设计者利用各种各样的IP而不必考虑它们是在哪个节点或技术上制造;它们可以在硅、玻璃和层压板等多种材料上建造。

Fan-Out扇出封装

Fan-Out技术提供了一个比其他封装类型具有更多I/O的小尺寸封装。2016年,iPhone7上的16nmA10处理器和天线开关模组使用了扇出晶圆级封装(Fan-outWaferLevelPackaging,简称FoWLP)技术,取代了传统PCB,从而一举成为科技明星。而A10的制造商台积电是FoWLP技术的领先者。在台积电内部,他们把FoWLP称作InFoWLP,其中In代表integrated,也就是集成的意思。

扇出型晶圆级封装(FOWLP)

扇出型晶圆级封装是一大改进,为晶圆模提供了更多的外部接触空间。将芯片嵌入环氧模塑料内,然后在晶片表面制造高密度重分布层(RDL)和焊料球,形成重组晶片。

通常,它首先将前端处理的晶圆片分割成单个晶圆片,然后将晶圆片在载体结构上分隔开,填充间隙以形成再生晶圆片。FOWLP在封装和应用板之间提供了大量的连接。此外,基板本质上比模具大,所以模具间距更宽松。

硅胶倒装芯片嵌入到玻璃衬底中,然后RDL在芯片上扇动,形成一个贯穿玻璃的通道

异构集成

将单独制造的组件集成到更高级别的组装中的方式,使得功能和操作特性都会得到提升。它使半导体器件制造商能够将来自不同制造工艺流程的功能部件组合成一个单一的复合器件。

为何要用异构集成?

1.研发成本越来越高

芯片行业是典型的人才密集和资金密集型高风险产业,如果没有大量用户摊薄费用,芯片成本将直线上升。华为曾向媒体透露7nm的麒麟980研发费用远超业界预估的5亿美元,紫光展锐的一名工作人员则对记者表示,5GModem研发费用在上亿美元,光流片就相当费钱,还有团队的持续投入,累计参与项目的工程师有上千人。

2.设计成本也不断上涨,每一代至少增加30~50%的设计成本

业界人士指出:此前迭代无需考虑新工艺问题,只需了解65nm比90nm小多少,可以直接把90nm上的设计拿到65nm工艺上,重新设计一下马上就能做,整个过程一年半载即可完成。但现在7nm和16nm有很多不一样的地方,不能把16nm的设计直接放到7nm上,从架构到设计到后端都要做很多改变。

异构集成类似于封装内系统集成(SiP);主要指将多个单独制造的部件封装到一个芯片上,而不是在单个衬底上集成多个基片。这增强了功能性,可以对采

您可能关注的文档

文档评论(0)

133****6472 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档