多功能数字钟的设计.pdf

数字钟设计

一、工作原理

设计一种简易数字钟，该数字钟具有基本功能，包括准确计时，以数字形式显示

时、分，以二极管显示秒的时间和校时功能。实现以下功能：

（1）时的计时要求为24进制，分和秒的计时要求为60进制。

（2）准确计时，以数字形式显示时，分时间，用两个二极管显秒的时间。

（3）校正时间。

二、电路分析

1.设计原理及思路

数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时，

由于计数器的起始时间不可能与标准时间一致所以采用校准功能和报时功能。

数字钟电路主要由译码显示器、校准电路、报时电路、时计数、分计数、秒计数器，

振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、“分”、

“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号产生器是整个

系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出

一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用

60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时

计数器采用24进制计时器，可实现对一天24小时的计时。译码显示电路将“时”、“分”、

“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED

七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然

后去触发一蜂鸣器产生声音。校准电路时用来对“时”、“分”、“秒”显示数字进行

校对调整的。

根据设计要求首先建立了一个简易数字钟电路系统的组成框图，框图如下图所示。

1

2.设计步骤与方法

(1)振荡电路

数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及

频率的精度决定了数字钟计时的准确程度，振荡器的频率越高，计时精度越高。

方案一:石英晶振

因为想到要使产生的脉冲较稳定，我们首先想到了使用石英晶振电路，即采用

37267Hz晶体震荡器，电路图如图

2

工作原理：由晶体振荡器产生37268Hz的1KHz的脉冲经集成块CD4060分频后变为10Hz

脉冲，再经74LS160计数器分频得到了所需要的1Hz稳定脉冲。

方案二：555定时器

振荡电路由555构成的自激多谐振荡器直接产生1Hz时钟脉冲频率。

555定时器

注:电路中R2为一可调电阻，我们可以通过调节R2的阻值获得所需的1H的秒脉冲，而

需要采用分频电路。

方案选择：刚开始的时候我们选择555作为发生器，因为我们刚刚才学过，可以

根据要求设计出1hz频率。但经过和大家的讨论，觉得晶振电路产生频率高、更精确，

所以最终选用晶振电路的方案。

(2)计数电路

数字钟的计数电路是用两个六十进制计数电路和24进制计数电路实现的。数字钟

的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当

进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以60进制为例，

当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到

来时，反馈信号随即将计数电路清零，实现模为60的循环计数。

下面将分别介绍60进制分秒计数器和24进制小时计数器。

3

60进制计数电路

24进制电路

（3）译码显示电路

译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器

官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电

平。这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、A2、A3、A4

与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显

示器