数字电子钟的设计.pdfVIP

数字电子钟的设计

一、设计目的：

通过设计，能巩固、加深对基础理论知识的理解，培养独立分析问题解决问题的能力，为以

后的学习打下基础。

二、设计要求：

1、由实验箱上的时钟信号经分频产生秒脉冲；

2、设计一台能直接显示“时”、“分”、“秒”(24小时/天）数字钟，以数码方式显示时、分、

秒；

3、走时要准确，具备分别校准时钟的时、分、秒功能，能够分别以2Hz的频率校准时、

分、秒；

*4、具有整点报时功能，要求从59分50秒开始，产生“四低一高”声调的报时声；

*5、具有时钟和秒表双功能，通过开关在时钟和秒表间切换，公共部分电路要共用；

*6、充分利用实验平台，丰富课程设计的内容。

三、试验器材：

主要器材：74LS290*1574LS161*4

四、完成情况：

1、走时准确，具备分别校准时钟的时、分、秒功能，能够分别以2Hz的频率校准时、分、

秒；

2、具有整点报时功能，从59分51秒开始，产生“四低一高”声调的报时声；

3、有时钟和秒表双功能，通过开关在时钟和秒表间切换，且公共部分电路共用；

4、增加了毫秒功能，计时精确度更高。

五、设计原理：

（一）数字钟原理框图：

时译码驱动分译码驱动秒译码驱动毫秒译码驱动

“时”计数器“分”计数器“秒”计数器“毫秒”计数器

校时电路

报时

2Hz

512Hz

1024Hz1Hz1024Hz

32768Hz分频器

（二）关键分电路的原理：

1、数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能

与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的2HZ时间信

号必须做到准确稳定。

2、分频器电路

分频器电路将32768Ｈz的高频方波信号经分频后得到1Hz、2Hz、1024Hz、512Hz的方波

信号供电路使用。分频器实际上也就是计数器。

3、时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电

路构成，其中秒个位、分个位为十进制计数器，而根据设计要求，秒十位和时十位为六进制

计数器。并且每一个计数器均提供一个异步清零端（高电平有效）。

4、校时电路

校时电路的开关断开时正常计时，闭合时实现校时功能。当重新接通电源或走时出现误差时

都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行

人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再

转入正常计时状态即可。

5、整点报时电路

整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方

式是发出节奏的音频声波

根据“四低一高”的要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50

秒到59分59秒期间时，报时电路报时控制信号。

六、设计步骤：

（一）通过分频电路得到1Hz、2Hz、1024Hz、512Hz的脉冲源。

按要求，要将32768HZ的脉冲源分频成实验所需的1Hz、2Hz、1024Hz、512Hz脉冲源。可

以用三个74LS161四级分频实现这个功能，从而得到1Hz、2Hz、1024Hz、512Hz的脉冲源。

电路图如下：

（二）译码显示电路

本实验中由于实验箱上已经集成了译码器和LED显示器，故该部分电路不必再接。

（三）分秒（毫秒）计数器的设计及连接。

秒和分都是六十进制的，两个模块的电路图近似。电路图如下：

60进制（秒）

时钟的计时是24进制的，电路图如下：