第十三章-触发器与时序逻辑电路.pptVIP

第十三章触发器与时序逻辑电路;第十三章触发器与时序逻辑电路;（一）基本RS触发器;RS;0;1;0;现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。;触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式;基本RS触发器的时序图（波形图）;;R;特性方程;主要特点;二、主从JK触发器;当CP=1时，主触发器的状态按照J、K以及Q和Q的不同组合来置0、置1或保持原态。J、K的改变只影响、，而、则相当于从触发器的S和R。由于CP=1期间，控制从触发器，因而从触发器的状态不变。;J;左图是主从JK触发器的逻辑符号，其中的、分别称作直接置1、直接置0端，也称异步输入端，其功能是

=0，=1，

触发器直接置1。

=1，=0，

触发器直接置0。

触发器同步工作时（发挥JK功能），

要求==1;主从JK触发器的时序图（波形图）;三、维持阻塞D触发器;（1）D=1的情况;（2）D=0的情况;维持阻塞D触发器真值表;置0;四、其它功能的触发器;（一）T触发器;（二）T′触发器;第二节时序逻辑电路的分析;二、时序逻辑电路的分析方法

时序逻辑电路的分析就是根据给定的电路通过一定的过程求出它的状态表、状态图或时序图（或称工作波形图），从而确定电路的逻辑功能和工作特点。分析过程一般可按以下步骤进行：

1、根据给定电路分别写出各个触发器的时钟信号（称时钟方程）。触发器的输入信号（称驱动方程）和电路输出信号（称输出方程）的表达式。

2、将驱动方程代入所用触发器的特性方程，得到一个触发器的次态与输入及初态之间关系的函数，即电路的状态方程。

3、假定初态，分别代入状态方程和输出方程，进行计算，依次求出在某一初始状态下的次态和输出。

4、根据计算结果，列相应的状态转换真值表，并由此整理得出状态转换图或画出其时序图。

5、根据状态转换图确定其功能及特点。;【例13-1】分析如图所示时序逻辑电路的功能;2、将驱动方程代入JK触发器的特性方程

中，得到各个触发器的状态方程

;3、假定初态，代入状态方程，计算次态和输出

设

……

;4、根据以上结果，可列出状态转换真值表如表所示;;第三节集成时序逻辑部件;;输入;(二)移位寄存器

不但可以存入数码，而且能够在时钟脉冲作用下将数码逐个左向移动（或右向移动）的寄存器，称为移位寄存器。

74LS195是4位并行输入（带串行输入），并行输出的移位寄存器，其内部逻辑图如图所示。;

③记忆保持在时，无论J、K、A、B、C、D为何态，只要没有CP作用，寄存器保持原态。

④移位操作在时，在CP上升沿作用下，QA的状态由决定，第4至7行分别是JK触发器保持、置0、置1、翻转四种情况，QB=QAn，QC=QBn，QD=QCn，寄存器右向移位。;74LS195功能表;二、计数器（Counter）

计数器是用来累计和寄存输入脉冲的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，它不仅可以进行计数，还可以对某个频率的脉冲进行分频，还可以进行定时、程序控制操作等等。

计数器是一组由触发器构成的阵列，按照计数状态数、计数脉冲输入方式以及计数增减趋势可进行如下分类：

⑴按计数状态数分为二进制计数器和非二进制计数器（或称其它进制计数器，它是用二进制数表示的其它进制）。

⑵按计数脉冲是否同时连接到所有触发器的时钟端分为同步计数器和异步计数器。

⑶按计数的递增和递减分为加法计数器和减法计数器，这种分类方法在某些计数器中没有意义。;(一)异步二进制加法计数器74LS93

74LS93是一种异步四位二进制加法计数器，它的内部逻辑图和管脚排列图如图所示。;清零输入;1、对时钟脉冲二分频

若计数脉冲CP加到CP0端，输出取自Q0端，则可以视为计数脉冲CP加到一个T′触发器的时钟端，每输入一个CP，触发器FFO将翻转一次，其Q0与CP波形的变化情况如图所示。;2、构成3位二进制加法计数器;3、构成4位二