第6章--TMS320C54x片内外设.ppt

第6章TMS320C54x片内外设6.1时钟发生器6.2中断系统6.3定时器 6.4主机接口6.5串行口6.1时钟发生器6.1.1时钟电路时钟发生器为TMS320C54x提供时钟信号，其包括一个内部振荡器和一个锁相环电路。时钟发生器可以由内部振荡电路或外部时钟源驱动，这两种驱动方式如图6-1所示。图6-1时钟电路●内部振荡电路驱动方式：将一个晶体跨接到X1和X2/CLKIN引脚两端，使内部振荡器工作，图中的电路工作在基波方式，建议C1和C2用10pF。如果工作在谐波方式，则还要加一些元件。●外部时钟源驱动方式：将一个外部时钟信号直接加到X2/CLKIN引脚(X1空着不接)。●PLL锁相环电路用于对输入时钟进行分频或倍频。●硬件配置的PLL(如TMS320C541、TMS320C542、TMS320C543、TMS320C545和TMS320C546)；●软件可编程PLL(如TMS320C545A、TMS320C546A和TMS320C548)。1．硬件配置的PLL通过设定TMS320C54x的3个引脚(CLKMD1、CLKMD2和CLKMD3)的状态来完成PLL的配置。时钟方式的配置方法如表6-1所示。表6-1时钟方式的配置方法由表6-1可见，不用PLL时，CPU的时钟频率等于晶体振荡器或外部时钟频率的一半，如果用PLL，CPU的时钟频率等于外部时钟频率或内部振荡器频率乘以系数N(PLL*N).注意：在DSP已经正常工作时，不能重新改变和配置DSP的时钟方式，但DSP进入节电模式IDLE3后，其CLKOUT输出为高，可以改变和重新配置DSP的时钟方式。2．软件可编程PLL软件可编程PLL是一种高度灵活的时钟控制方式，它的时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式中的一种：●PLL方式。输入时钟(CLKIN)乘以0.25～15共31个系数中的一个系数。这是靠PLL电路来完成的。●DIV(分频器)方式。输入时钟(CLKIN)除以2或4。当采用DIV方式时，所有的模拟电路，包括PLL电路都关断，以使功耗最小。软件可编程PLL通过读/写时钟方式寄存器(CLKMD)来完成。6.1.2时钟模块编程软件可编程PLL可以对时钟方式寄存器(CLKMD)编程加载，以配置成所要求的时钟方式。CLKMD寄存器是16位存储器映像寄存器，地址为0058H。它是用来定义PLL时钟模块中的时钟配置。CLKMD的结构如图6-2所示。图6-2CLKMD的结构表6-2时钟方式寄存器(CLKMD)各位段的功能表6-3PLL的乘数在PLL锁定之前，它是不能用作C54X时钟的，为此，通过CLKMD寄存器中的PLLCOUNT位编程，就可以很方便地自动延迟定时，直到PLL锁定为止。这主要靠PLL中的锁定定时器，PLLCOUNT的数值（0~255）加载给它后，每来16个输入时钟CLKIN，它就减1，直到0为止，因此锁定延时时间的设定从0~255*16*CLKIN周期。PLL锁定时间与CLKOUT频率的关系如图所示：有了锁定时间LockupTime，就可求得PLLCOUNT的数值了：PLLCOUNT（十进制数）LockupTime/(16*TCLKIN)如果要从DIV方式转到PLL*3方式，CLKIN的频率为13MHZ，可以求得PLLCOUNT=41，只要程序加入如下指令即可：STM#001000010100111b，CLKMD其中，PLLMUL=0010，PLLDIV=0，PLLNDIV=1，故乘系数为3；PLLON/OFF=1，PLL工作，PLLCOUNT十进制为41复位时钟方式:当芯片复位后，时钟方式寄存器CLKMD的值是由3个外部引脚(CLKMD1、CLKMD2和CLKMD3)的状态设定，从而确定了芯片的时钟方式。通常，DSP系统的程序需要从外部低速EPROM中调入，可以采用较低工作频率的复位时钟方式，待程序全部调入内部