第2章：TMS320C54x的硬件结构.ppt

DSP技术及应用第二章：TMS320C54x的硬件结构第二章：C54x硬件结构__2.1硬件结构框图1.TMS320C54x内部结构（3大块）(1)CPU：包括算术逻辑运算单元(ALU)、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址生成器及内部总线。(2)存储器系统：包括片内程序ROM、片内单访问的数据RAM和双访问的数据RAM、外接存储器接口。(3)片内外设与专用硬件电路：包括片内定时器、各种类型的串口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。第二章：C54x硬件结构__2.1硬件结构框图2.TMS320C54x主要特性C54x是一款低功耗、高性能的定点DSP芯片（1）CPU部分?先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。?40位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器和2个独立的40位累加器。?17位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算。第二章：C54x硬件结构__2.1硬件结构框图?比较、选择、存储单元(CSSU)：用于加法/比较选择。?指数编码器：可以在单个周期内计算40位累加器中数值的指数。?双地址生成器：包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)。第二章：C54x硬件结构__2.1硬件结构框图（2）存储器系统?192K字可寻址存储空间：64K字程序存储空间、64K字数据存储空间及64K字I/O空间，对于C548、C549、C5402、C5410和C5416等可将其程序空间扩展至8M。?片内双寻址RAM(DARAM)。C54x中的DARAM被分成若干块。在每个机器周期内，CPU可以对同一个DARAM块寻址(访问)2次，即CPU可以在一个机器周期内对同一个DARAM块读出1次和写入1次。DARAM可以映射到程序空间和数据空间。?片内单寻址RAM(SARAM)。如C548、C5402、C5416等。第二章：C54x硬件结构__2.1硬件结构框图（3）片内外设?软件可编程等待状态发生器。?可编程分区转换逻辑电路。?片内锁相环(PLL)和时钟发生器。?可编程串行接口（4种）?可编程定时器16位（1~2个）?8位或16位主机接口(HPI)。?多种节电模式：软件控制片外总线、CLKOUT、器件电压等。第二章：C54x硬件结构__2.2总线结构TMS320C54X总线结构是围绕8条16比特总线建立的。☉一条程序总线（PB）：传送从程序存储器来的指令代码和立即数；☉三条数据总线（CB、DB）：传送从数据存储器读出的操作数；（EB）：传送写入到数据存储器中的数据；☉四条地址总线（PAB、CAB、DAB、EAB）：传送执行指令所需的地址；第二章：C54x硬件结构__2.3中央处理单元C54X的CPU由运算部件、控制部件和各种寄存器组成。1.运算部件（1）算术逻辑单元（ALU）DSP的ALU与一般计算机不同的是具有“条件移位”功能，它能在执行运算的同一个周期内，将运算结果根据输入的状态标志作增量或减量的移位。这个功能可以加快许多DSP运算。例如，FFT蝶形运算的输出幅度总是不断增大，但是增大多少是随信号而变的，如果不考虑信号的实际大小而一律用自动减量移位来防止溢出，则会造成信噪比下降，而采用加法——条件移位操作则可以得到最大的动态范围。功能：①C54X使用40bit的ALU和2个40bit累加器（A、B）完成二进制补码的算术运算：②ALU可完成布尔运算；③同时完成两个16bit运算（具有两个16位的ALU）组成：ALU组成框图见下图第二章：C54x硬件结构__2.3中央处理单元ALU组成框图第二章：C54x硬件结构__2.3中央处理单元（2）累加器功能：存放参加运算的数据或存放运算的结果（ALU或MAC）组成：三个部分（注：保护位作用：数据位余量，防止溢出，迭代运算）第二章：C54x硬件结构__2