(精品)集成电路设计基础-期末考试题.docVIP

(精品)集成电路设计基础-期末考试题.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

集成电路设计基础2010-11年第一学期试题

填空题(20分)

1、目前,国内已引进了12英寸0.09um芯片生产线,由此工艺线生产出来的集成电路特征尺寸是0.009um(大小),指的是右图中的W(字母)。

2、CMOS工艺可分为p阱、n阱、双阱三种。

在CMOS工艺中,N阱里形成的晶体管是p(PMOS,NMOS)。

3、通常情况下,在IC中各晶体管之间是由场氧来隔离的;该区域的形成用到的制造工艺是氧化工艺。

4.集成电路制造过程中,把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻,包括晶圆涂光刻胶、曝光、显影、烘干四个步骤;

其中曝光方式包括①接触式、②非接触式两种。

5、阈值电压VT是指将栅极下面的si表面从P型Si变成N型Si所必要的电压,根据阈值电压的不同,常把MOS区间分成耗尽型、增强型两种。降低VT的措施包括:降低杂质浓度、增大Cox两种。

二、名词解释(每词4分,共20分)

①多项目晶圆(MPW)

②摩尔定律

③掩膜

④光刻

⑤外延

三、说明(每题5分共10分)

①说明版图与电路图的关系。

②说明设计规则与工艺制造的关系。

四、简答与分析题(10分)

1、数字集成电路设计划分为三个综合阶段,高级综合,逻辑综合,物理综合;解释这三个综合阶段的任务是什么?

2、分析MOSFET尺寸能够缩小的原因。

五、综合题(共4小题,40分)

在版图的几何设计规则中,主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。把下图中描述的与多晶硅层描述的有关规则进行分类:

(1)属于最小宽度是:

(2)属于层与层之间的最小间距的是:

(3)属于各层之间的最小交叠是:

图1

图1

2.请提取出下图所代表的电路原理图。画出用MOSFET构成的电路。

图2图3图4

3、图4是一个标准的CMOS反相器电路,VTN和VTP分别为NMOS、PMOS

晶体管的阈值电压,讨论PMOS和NMOS晶体管导通和截至的条件。

4、分析下述电路的功能,并写出真值表、函数表达式。

F

F

图5图6

文档评论(0)

wwouli + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档