VHDL双语教学第6章.pptVIP

VHDL双语教学第6章.ppt

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共32页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

VHDLSimulationSynthesis

AgendaOtherFeaturesinVHDLGenerateAssertFunctionOverloadingFILEIO

GenerateExample(1)ram32:ram_0:static_ramportmap(cs_b,we_b,oe_b,

abus(7downto0),

dbus(7downto0));ram_1:static_ramportmap(cs_b,we_b,oe_b,

abus(7downto0),

dbus(15downto8));ram_2:static_ramportmap(cs_b,we_b,oe_b,

abus(7downto0),

dbus(23downto16));ram_3:static_ramportmap(cs_b,we_b,oe_b,

abus(7downto0),

dbus(31downto24));endgenerateram32;RAM0RAM1RAM2RAM38-bitBus8-bitBus8-bitBus8-bitBus32-bitBus8-bitaddr8-bitaddr8-bitaddr8-bitaddr

GenerateExample(2)ram32:foriin3downto0generateram:static_ramportmap(cs_b,we_b,oe_b,

abus(7downto0),

dbus(8*i+7downto8*i));endgenerateram32;RAM0RAM1RAM2RAM38-bitBus8-bitBus8-bitBus8-bitBus32-bitBus8-bitaddr8-bitaddr8-bitaddr8-bitaddr

GenerateLabel:forParameterNameinRangegenerate ConcurrentStatements...endgenerate[Label];Label:ifConditiongenerate ConcurrentStatements...endgenerate[Label];

GenerateExample(3)Addera(0)

a(1)

a(2)

a(wid-1)

b(0)

b(1)

b(2)

b(wid-1)sum(0)

sum(1)

sum(2)

sum(wid-1)

carry………HAFAFAFAa(0)

b(0)

c_in(1)a(1)

b(1)

c_in(2)

a(2)

b(2)

c_in(3)c_in(win-1)

a(wid-1)

b(wid-1)sum(0)

sum(1)

sum(2)

sum(wid-1)

carry

GenerateExample(4)adder:foriin0towid-1generate ls_bit:ifi=0generate

ls_cell:HA

portmap(a(0),b(0),sum(0),c_in(1));

endgeneratelsbit; middle_bit:ifi0andiwid-1generate

middle_cell:FA

portmap(a(i),b(i),c_in(i),sum(i),c_in(i+1));

endgeneratemiddle_bit; ms_bit:ifi=wid-1generate

ms_cell:FA

portmap(a(i),b(i),c_in(i),sum(i),carry);

endgeneratems_bit;endgenerateadder;HAFAFAFAa(0)

文档评论(0)

mend45 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档