触发器逻辑功能测试与特性研究实验手册.doc

触发器逻辑功能测试及特性研究

一、实验目的

1、掌握基本RS、JK、D、T和T′触发器的逻辑功能；

2、学会验证集成触发器的逻辑功能及使用方法；

3、熟悉触发器之间相互转换的方法。

二、实验仪器与器材

1.数字电路实验箱

2.万用表、示波器

3.集成块：74LS112、74LS74、74LS04、74LS08、74LS02、74LS86

三、预习要求

1.预习触发器及其特点，现态、次态和时序的概念。

2.预习触发器电路组成、逻辑功能表示和动作特点。

3.预习触发器逻辑功能之间的相互转换。

四、实验原理

触发器是数字系统中广泛应用的能够记忆一位二进制信号的基本逻辑单元电路。触发器具有两个能自行保持的稳定状态，用来表示逻辑“1”和“0”。在不同的输入信号作用下其输出可以置成1态和0态，且当输入信号消失后，触发器获得的新状态能保持下来。

根据触发器的逻辑功能的不同，又可分为RS触发器、JK触发器、D触发器、T触发器、T′触发器等。

1、基本RS触发器：图7—1是由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。具有置0、置1和保持的功能。基本RS触发器也可以用两个或非门组成，此时为高电平触发有效。

图7—1基本RS触发器：

2、JK触发器：本实验采用74LS112双下降沿触发的JK触发器，具有各自独立的直接清零、置1、计数、保持的功能。引脚功能如图7—2所示。JK触发器广泛用于计数、分频、时钟脉冲发生等电路中，它的特征方程是：

图7—2为74LS112引脚排列图图7—3为74LS74引脚排列图

3、D触发器：在输入信号为单端的情况下，D触发器用起来最为方便，广泛应用于数据锁存，移位寄存，分频和波形发生等。本实验使用的74LS74（见图7—3）为双上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前输入端的状态。它的状态方程为：

4、不同类型时钟触发器间的转换：在实验过程中，大多使用的为JK触发器和D触发器，往往各种的触发器都会有需求，可以利用转换的方法获得具有其他功能的触发器。图7—4为JK触发器转换为D、T、T‘触发器的转换电路。图7—5为D触发器转换为JK、T、T触发器的转换电路。

图7—4为JK触发器分别转换为D、T、T‘触发器的转换电路

图7—5为D触发器分别转换为JK、T、T′触发器的转换电路

五、实验内容与步骤

1、用74LS00构成一个RS触发器，R、S端接逻辑开关，Q、Q端接逻辑状态指示灯，改变R、S的电平，观察现象并记录Q、Q的值。

2、双D触发器74LS74中一个触发器功能测试。

（1）将CLR（复位）、RP（置位），（即）引脚接实验板上逻辑开关，Q、Q引脚接逻辑状态显示灯，改变的电平，观察现象并记录Q、Q的值。

（2）在步骤（1）的基础上，置引脚为高电平，D（数据）引脚接逻辑开关，CP（时钟）引脚接单次脉冲。在D为高电平和低电平的情况，分别按单次脉冲按钮，观察现象并记录Q、Q的值。

3、制定对双JK触发器74LS112一个JK触发器的测试方案，并进行测试。

六、实验报告要求

1、根据实验结果，写出各个触发器的真值表和特征方程。

2、试比较各个触发器有何不同？

3、写出不同类型时钟触发器间的转换过程。

4、总结用D触发器作触发器时Q端波形与CP脉冲波形间的关系，体会分频的概念。

4．思考题:

(1)双稳态触发器具有什么特点？

(2)输入触发信号R、S高、低电平有效如何理解?

(3)基本RS触发器的不定状态有几种情况?

附录：（参考）实验接线图、测试步骤及测试结果。

1、实验1的接线图、测试步骤、测试结果。

图7.1是RS触发器实验接线图，图中K1、K2是逻辑开关输出，LED0、LED1是逻辑状态指示灯。RS触发器的测试步骤及结果如下：

（1）=0，=1，测得=1，Q=0。

（2）=1，=1，测得=1，Q=0。

（3）=1，=0，测得=0，Q=1。

（4）=1，=1，测得=0，Q=1。

（5）=0，=0，测得=1，Q=1。

图7.1RS触发器测试接线图

时序电路的值与测试顺序有关，应引起注意。根据测试结果，得出RS触发器的真值表如下：

输入

输出

Q

0

0

1

1

0

1

1

0

1

0

0

1

1

1

Q

表7.1RS触发器真值表

根据触发器的定义，和Q应互补，因此=0，=0是非法状态。

实验2接线图、测试步骤、测试结果

图7.274LS74测试图1

测试步骤及结果如下：

（1）CLR=0，PR=1，测得=1，Q=0。

（2）CLR=1，PR=1，测得=1，Q=0。

（3）CLR=1，PR=0，测得=0，Q=1。

（