历年考研计算机组成原理真题资料.pptVIP

计算机组成原理考研真题;2009年计算机组成原理真题;13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出步骤.设浮点的阶码和尾数均采用补码表示,且位数分别为5位和7位(均含2位符号位).若有两个数

X=27*29/32,Y=25*5/8,则用浮点加法计算X+Y的结果是（）;某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的标地址是（）(A)2006H (B)2007H (C)2008H (D)2009H

下列关于RISC的叙述中,错误的是（）

RISC普遍采用微程序控制器

RISC大多数指令在一个时钟周期内完成

RISC的内部通用寄存器数量相对CISC多

RISC的指令数、寻址方式和指令格式种类相对

CISC少;某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别是90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是（）

(A)90ns (B)80ns (C)70ns (D)60ns

相对于微程序控制器,硬布线控制器的特点是（）

指令执行速度慢,指令功能的修改和扩展容易

指令执行速度慢,指令功能的修改和扩展难

指令执行速度快,指令功能的修改和扩展容易

指令执行速度快,指令功能的修改和扩展难;假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是（）

(A)10MB/s (B)20MB/s (C)40MB/s(D)80MB/s

假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中,访问

Cache缺失(未命中)50次,则Cache的命中率是（）

(A)5% (B)9.5% (C)50% (D)95%

下列选项中,能引起外部中断的事件是（）;二、综合题

43.(8分)某计算机的CPU主频为500MHz，CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

在中断方式下，CPU用于该外设I/O的时??占整个CPU时间的百分比是多少?

当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?(假设DMA与CPU之间没有访存冲突);44.(13分)某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR；MDRin为1表示允许数据从内总线打入;下表给出上述指令取指和译码阶段每个节拍

(时钟周期)的功能和有效控制信号,请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。;2010年计算机组成原理真题;假定变量i,f,d数据类型分别为int,float,double(用补码表示,float和double用IEEE754单精度和双精

度浮点数表示),已知i=785,f=1.5678e3,d=1.5e100,若在32位机器中执行下列关系表达式,则结果为真的

是()

i==(int)(float)i

f==(float)(int)f

f==(float)(double)f

(d+f)-d==f

A.仅I和II B.仅I和III C.仅II和III D.仅III和IV

假定用若干个2K*4位芯片组成一个8K*8位存储器,则0B1FH所在芯片的最小地址是()

A.0000H B.0600H C.0700H D.0800H;下列有关RAM和ROM的叙述中正确的是()

IRAM是易失性存储器,ROM是非易失性存储器

RAM和ROM都是采用随机存取方式进行信息访问

RAM和ROM都可用做Cache

RAM和ROM都需要进行刷新;下列寄存器中，汇编语言程序员可见的是()A.存储器地址寄存器(MAR)

B.程序计数器(PC)

C.存储区数据寄存器(MDR)D.指令寄存器(IR)

下列不会引起指令流水阻塞的是()

A.数据旁