H中STM-16-STM-1解复用的设计及FPGA实现.docx

H中STM-16-STM-1解复用的设计及FPGA实现.docx

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

?

?

H中STM-16/STM-1解复用的设计及FPGA实现-论文网

?

?

论文摘要:三网融合的实行对传输网系统提出了更高的要求,促使传输系统升级、带宽的扩展。硬件升级资金耗费较多,而FPGA器件的有很多优点,采用FPGA设计可以降低成本,缩短设计周期。基于此采用了FPGA技术,设计SDH中解复用模块。介绍了SDH原理以及STM_N帧结构及解复用方式,STM-16/STM-1解复用的设计过程,分模块论述,对每个模的设计方法详细论述,包括原理及实现方法。最终给出了仿真结果,提供了实现平台。

论文关键词:同步数字传输体系,帧定位,并行解码

1引言

SDH作为当今世界信息领域在传输技术方面的发展和应用的热点,其有效地结合了高速大容量光纤传输技术和智能网络技术。而现有的SDH设备体积比较大,本文使用FPGA设计了STM-16解复用过程,简化了设备的体积,可以重复配置,实现比较方便、灵活,突现出SDH的优越性。

2SDH原理

SDH全称叫做同步数字传输体系,是一种传输的体制(协议)。这种传输体制规范了数字信号的帧结构、复用方式、传输速率等级、接口码型等特性。

2.1STM_N帧结构

按照ITU-TG.707的规定,SDH基本信号传输结构等级是同步传输模块-STM_1,相应的网络节点速率是155.52Mbit/s,更高级的STM_N模块是通过将低速率等级的信息模块通过字节间插同步复用而成的,复用的个数是4的倍数,其速率等级是155.52Mbit/s的N倍,目前SDH仅支持N=1、4、16、256。

STM_N的帧结构由3部分组成:段开销(SOH),包括再生段开销(RSOH)和复用段开销(MSOH);管理单元指针(AU-PTR);信息净负荷(PayLoad)。STM_N的帧结构如图一所示。

图一STM_N的帧结构

2.2STM_N复用方式

ITU_T规定了一整套完整的复用结构,此复用结构包括了一些基本单元:C-容器,VC-虚容器,TU-支路单元,TUG-支路单元组,AU-管理单元,AUG-管理单元组。这些复用单元的下标表示此复用单元相应的信号级别。

尽管一种信号复用成SDH的STM_N信号路线有多种,但是对于一个国家或地区则必须复用路线唯一化。我国的光同步传输网技术体制规定了以2Mbit/s为基础的PDH系列作为SDH的有效负荷。

3解复用设计过程

对于一个完整STM_16/STM_1过程:经过光电转换的STM_16信号进入接收端,再经过时钟和数据恢复、串并转换、帧定位、BIP校验、并行解扰码,才能得到按帧格式输出地STM_1信号。此后再经过通道开销处理、指针解释及调整、净负荷定位,就可以获得装载进STM_16中的数据。

3.1模块设计

STM_16/STM_1具体实现过程可划分为9个功能模块,按其在解复用中的先后顺序加以介绍,其中每个功能模块还可以划分若干子功能模块。图二所示为设计结构的流程图。

图二设计流程图

3.2时钟转换模块

由于所用的开FPGA发板的输入时钟是100MHz,而并行16bit的STM-16信号的同步时钟是155.52MHz,需要进行时钟转换。

该模块采用了Xilinx的IP核,例化了一个DCM_ADV和一个PLL_ADV。输入时钟经过DCM_ADV完成100MHz到155.52MHz的转化,在经过PLL_ADV锁相,减少抖动和偏移,得到比较纯净的定时时钟155.52MHz。

3.3STM_16存储器

由于STM_16的串行帧节点速率为2488.32MHz,其同步码组匹配的脉冲宽度近似只有0.4018ns,对于FPGA器件的工艺条件很难达到稳定性能,故而在接收端先经过串并转换装置把串行数据转换成并行16bit数据,在输入到FPGA开发板中,这样得到的数据脉冲识别宽度为串行方式的16倍,即为6.430ns,可以满足FPGA的工艺要求。

串并转换器输出的并行16比特数据通过32位移位寄存器转化为并行32比特数据,得到的数据作为帧定位模块的输入。

3.4帧定位模块

并行帧定位检测模块通过对输入的并行数据进行移位,不断与帧同步码组A1A2以双字节为单位进行匹配比较,至连续两次识别到帧同步码组出现在两帧的同一位置,进行选通帧同步使能信号head_out,该信号作为对帧头的识别,为STM_16帧操作提供保障。根据帧同步使能信号,把并行输入的STM_16信号转换成按帧格式输出,得到的数据可以需要进一步进行奇偶校验。

帧失步处理模块

在接收端,当连续五帧以上收不到正确的A1A2字节,即连续五帧以上无法识别帧头A1A2,那么接收端进入帧失步状态,产生帧失步告警OOF;若OOF持续3ms,则进入帧丢失状态,产生帧丢失告警LOF,下插AIS信号。在LOF状态下,若接收端连续1ms以上又处于定帧状态,即恢复正常工作状态。

3.5BIP奇

您可能关注的文档

文档评论(0)

186****5366 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档