01231 understanding how hyperflex architecture enables cnwp了解Hyperflex架构如何实现.pdfVIP

系统的

作者：MikeHutton，规划师，IC设计工程

WP-01231-1.0白皮书

下一代高性能系统对带宽的需求越来越大。为满足这一需求，促使设计人员使用各种

方法来优化其设计，提高时钟频率。虽然传统的FPGA内核体系结构支持这些优化，

但是，所能够提高的频率有限。与传统的方法不同，Stratix®10FPGA和SoC使用

HyperFlex™新体系结构，内核时钟频率是前一代高性能FPGA的两倍。本白皮书介

绍HyperFlex新体系结构，解释它怎样帮助设计人员实现其性能总目标。

引言

为满足下一代高性能系统越来越高的带宽要求，FPGA供应商一直在对其器件体系结

构逐步进行改进。即使是采用了先进的体系结构，设计人员通常会使用非常宽的片内

总线实现其设计。实际上，512、1,024或者2,048位宽的片内总线的应用越来越普遍

了。

这一方法虽然提高了FPGA内核的数据吞吐量，但是宽总线占用了大量的架构资源，

功耗也大。而且，随着FPGA资源不断被填满，布线资源会出现拥塞，内核时钟频率

会受限。

提高带宽的另一方法是在使用最先进工艺节点制造的FPGA中实现设计，期望能够受

益于技术较高的晶体管开关速率。但是，随着工艺尺寸的不断减小，逻辑单元之

间的互联延时成为FPGA中总延时的主要因素，这限制了进一步提高晶体管开关速

率。基本上，传统的FPGA体系结构未来的性能需求。

对带宽的需求

光传送网(OTN)、固网、和高性能计算应用对带宽的需求越来越大。传送大量数

据的需求导致FPGA中的数据通路宽度越来越宽。通过布线体系结构传送的数据量与

所使用的走线数量和走线速度(fMAX)有关。能够使用的走线数量取决于技术；与器件

大小以及所采用技术的最小走线间距有关。

©2015Altera公司。。ALTERA、ARRIA、CYCLONE、ENPIRION、HARDCOPY、MAX、

MEGACORE、NIOS、QUARTUS和STRATIX等和标识是Altera公司的商标，在专利和商标

ISO

以及其他国家进行了。所有其他被认定为商标或者服务标记的和标识的所有权属于其各自持有人，9001:2008

101Innovation

对此进行了解释。Altera保证当前规范下的产品性能与Altera

DriveSanJose,标准质保一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与Altera公司的条款完全

CA95134一致，否则Altera不承担由此处所述信息、产品或者服务导致的责任。Altera建议客户在决定产品或者服

务，以及确信任何之前，阅读Altera版的器件规范说明。

2015年4月，Altera公司