计算机组成原理第四章存储器.pptVIP

第４章存储器;重点

存储系统的层次结构

各类存储器的工作原理及技术指标

半导体存储芯片的外特性及与CPU的连接

如何提高访存速度

难点

硬件读图

设计存储器和CPU的连接电路

不同的Cache-主存地址映像;4.1存储器概述;二、存储器分类;(1)存取时间与物理地址无关（随机访问）;磁盘、磁带、光盘;＊＊FLASH存储器＊＊;一.Flash的应用;CF卡;SD卡;20合一读卡器;二.Flash存储原理;三.Flash的3种基本操作;1.编程操作（写操作）;2.读出操作;3.擦除操作;高;缓存;虚拟存储器;4.2主存储器（P72）;2.主存和CPU的联系;问题：

1.如何完成存储器的读操作？

2.如何完成存储器的写操作？;读（取）操作：从CPU送来的地址所指定的存

储单元中取出信息，再送给CPU。;高位字节地址为字地址;＊大端与小端存储模式＊;如果将一个32位的整数0存放到一个整型变量（int）中，这个整型变量采用大端或者小端模式在内存中的存储由下表所示。用OP0表示一个32位数据的最高字节MSB（MostSignificantByte），使用OP3表示一个32位数据最低字节LSB（LeastSignificantByte）。?

;4、主存储器的主要技术指标;(4)存储器的带宽（单位时间内存储器存取的信息量）位/秒

与存储周期有关。

如：存储周期500ns,每个存储周期访问16位，则存储器的带宽为32M位/秒。（500＊10－9：16＝1：x,x=32Mb/s）

;芯片容量;存储芯片片选线的作用;0,0;A;三、随机存取存储器(RAM);A′;;(2)静态RAM芯片举例;②Intel2114RAM矩阵(64×64)读;;第一组;第一组;;;;;;A3;;第一组;第一组;第一组;第一组;第一组;第一组;第一组;A;A;DD;单管工作原理;单元;A9;1;A9;A9;A9;A9;A9;A9;A9;;;;(3)动态RAM时序;(4)动态RAM刷新;tC=tM+tR;③分散刷新与集中刷新相结合（异步刷新）;3.动态RAM和静态RAM的比较;四、只读存储器（ROM）;3.EPROM(多次性编程);…;4.EEPROM(多次性编程);用1K×4位存储芯片组成1K×8位的存储器;(2)字扩展（增加存储字的数量）;(3)字、位扩展;2.存储器与CPU的连接;例:由Intel2114(1K?4位)芯片组成容量为4K?8位的主存储器的逻辑框图,说明地址总线和数据总线的位数，该存储???与8位字长的CPU的连接关系。;（3）芯片总线（由芯片容量决定）

地址线=log2(1K)=10(位)

数据线=4（位）

（4）分组（组内并行工作，CS连在一起，组间串行工作，CS分别连接译码器的输出）

组内芯片数=存储器字长/芯片字长

=8/4=2（片）

组数=芯片总数/组内片数=8/2=4（组）

（5）地址分配与片选逻辑;64KB;(6)连接方式:扩展位数,扩展单元数,连接控制线;例：某半导体存储器，按字节编址。其中：

0000H～07FFH为ROM区、选用EPROM芯片（2KB/片）；0800H～13FFH为RAM区、选用RAM芯片

（2KB/片和1KB/片）。

地址总线A15～A0（低）。给出地址分配和片选逻辑。;A15A14A13A12A11A10A9…A0;P94例4.1设CPU有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用WR#

作读/写控制信号（高电平为读，低电平为写）。

现有下列存储芯片：

1K×4位RAM；4K×8位RAM；

8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图4.1所示,画出CPU与存储器的连接图。

①主存地址空间分配：

6000H～67FFH为系统程序区；

6800H～6BFFH为用户程序区。

②合理选用上述存储芯片，说明各选几片？

③详细画出存储芯片的片选逻辑图。

;解：

第一步:先将16进制地址范围写成二进制地址码，并确定其总容量。

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

0110,0