第03章EDA设计流程与开发.pptVIP

*EDA技术与VHDL第3章EDA设计流程与开发硬件描述语言IP核EDA设计流程ASIC及其设计流程可编程逻辑器件的开发环境4.本章教学基本要求2.了解EDA的最终实现目标、ASIC的设计方法掌握EDA的设计流程1.3.了解可编程逻辑器件的开发环境了解硬件描述语言、掌握QuartusⅡ一个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。图3-1是基于EDA软件的FPGA/CPLD开发流程框图，以下将分别介绍各设计模块的功能特点。对于目前流行的EDA工具软件，图3-1的设计流程具有一般性。3.1EDA设计流程图3-1基于EDA软件的FPGA/CPLD开发流程框图3.1.1设计输入（原理图/HDL文本编辑）将电路系统以一定的表达方式输入计算机，是在EDA软件平台上对FPGA/CPLD开发的最初步骤。通常，使用EDA工具的设计输入可分为两种类型。1．图形输入图形输入通常包括原理图输入、状态图输入和波形图输入三种常用方法。状态图输入方法就是根据电路的控制条件和不同的转换方式，用绘图的方法，在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。波形图输入方法则是将待设计的电路看成是一个黑盒子，只需告诉EDA工具黑盒子电路的输入和输出时序波形图，EDA工具即能据此完成黑盒子电路的设计。以下主要讨论原理图输入。这是一种类似于传统电子设计方法的原理图编辑输入方式，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图由逻辑器件（符号）和连接线构成，图中的逻辑器件可以是EDA软件库中预制的功能模块，如与门、非门、或门、触发器以及各种含74系列器件功能的宏功能块，甚至还有一些类似于IP的功能块。原理图编辑绘制完成后，原理图编辑器将对输入的图形文件进行排错，之后再将其编译成适用于逻辑综合的网表文件。用原理图表达的输入方法的优点是显而易见的：（1）设计者进行电子线路设计不需要增加新的相关知识（诸如HDL等）。（2）方法与用PROTEL作图相似，设计过程形象直观，适用于初学或教学演示。（3）对于较小的电路模型，其结构与实际电路十分接近，设计者易于把握电路全局。（4）由于设计方式接近于底层电路布局，因此易于控制逻辑资源的耗用，节省面积。然而，使用原理图输入方式的设计方法的缺点同样是十分明显的：（1）由于图形设计方式并没有标准化，不同的EDA软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同，因此图形文件兼容性差，难以交换和管理。（2）随着电路设计规模的扩大、原理图输入描述方式必然引起一系列难以克服的困难，如电路功能原理的易读性下降，错误排查困难，整体调整和结构设计困难。例如，将一个4位的单片机设计升级为8位单片机几乎难以在短期内准确无误地实现。（3）由于图形文件的不兼容性，性能优秀的电路模块的移植和再利用十分困难，这是EDA技术应用的最大障碍。（4）由于在原理图中已确定了设计系统的基本电路结构和元件，留给综合器和适配器的优化选择的空间已十分有限，因此难以实现用户所希望的面积、速度以及不同风格的综合优化，显然，原理图的设计方法明显偏离了电子设计自动化最本质的涵义。（5）在设计者中，由于必须直接面对硬件模块的选用，因此行为模型的建立将无从谈起，从而无法实现真实意义上的自顶向下的设计方案。2.HDL文本输入这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。当然，在一定的条件下，情况会有所改变。目前有些EDA输入工具可以把图形的直观与HDL的优势结合起来。如状态图输入的编辑方式，即用图形化状态机输入工具，用图形的方式表示状态图。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL/Verilog程序。又如，在原理图输入方式中，连接用VHDL描述的各个电路模块，直观地表示系统的总体框架，再用自动HDL生产工具生产相应的VHDL或Verilog程序。但总体上看，纯粹的HDL输入设计仍然是最基本、最有效和最通用的输入方法。3.1.2综合一般来说，综合仅对应于HDL。利用HDL综合器对设计进行综合是十分重要的一步，因为综合过程将把软件设计