【不定期更新】FPGAIC岗位常见笔试面试题总结（基础知识）.pdf

【不定期更新】FPGAIC岗位常见笔试面试题总结（基础知

识）

1数字IC（ASIC）设计流程：

IC设计分为前端和后端。前端设计主要将HDL语言--网表，后

端设计是网表--芯片版图。

前端主要有需求分析与架构设计、RTL设计、仿真验证、逻辑综

合、STA、形式验证。后端主要包括DFT、布局规划、布线以及版图

物理验证。

2MCU结构：

它是由CPU系统、程序存储器（ROM）、数据存储器（RAM）、

各种I/O端口、基本功能单元（定时器/计数器等）组成。

3低功耗技术：

功耗可用公式描述：Power=KFCV^2，即功率等于常数系数*工

作频率*负载电容值*电压的平方。

故从以下几个方面降低功耗方式：

a.控制工作频率：降低频率增大数据路径宽度，动态频率调整，

门控时钟（时钟使能有效时钟才进入寄存器时钟输入引脚）

b.减少电容负载：使用几何尺寸更小的逻辑门，其电容负载较小，

功率也随之减少。

c.降低工作电压：动态改变工作电压、零操作电压（直接关闭系统

中一部分的电源）。

4MOS管基本概念及画图：

MOS中文意思是金属氧化物半导体场效应管，由栅极（G）、漏

级（D）、源级（S）组成。分为PMOS和NMOS两种类型，区别在

于G级高电平时，N型管导通，P型管截止。两者往往是成对出现的，

即CMOS。只要一只导通，另一只则不导通，现代单片机主要是采用

CMOS工艺制成的。

画图一般需要根据一个简单的逻辑表达式，画出CMOS电路图结

构。需要掌握常用逻辑门的实现方式。

总体来看还是挺好记的，与非门和或非门都是上下各两个MOS管，

且上面是PMOS，下面是NMOS。不同之处在于与非是“上并下串”，

或非是“上串下并”。

5FPGA内部结构及资源：

FPGA主要由可编程单元、可编程I/O单元及布线资源构成。

可编程逻辑单元（可配置逻辑单元，CLB）由两个SLICE构成，

SLICE主要包括实现组合逻辑的LUT和实现时序逻辑的触发器。FPGA

内部还包含专用存储单元BRAM，运算单元DSPSlice，及专用内嵌功

能单元，如：PLL、Serdes等。

6FPGA内部LUT实现组合逻辑的原理：

LUT相当于存放逻辑表达式对应真值表的RAM。软件将逻辑表达

式所有可能结果列出后存放在RAM中，输入作为RAM地址，输出为

逻辑运算结果。如使用LUT模拟二输入“与”逻辑。列出真值表：00

--0，01--0,10--0,11--1。此时将00011011作为地址线，依次

将结果0001存放在RAM中。当输入00时及输出00=0.

7常用逻辑表达式化简公式：

左右关系为*变+，+变*

交换律：A*B=B*AA+B=B+A

结合律：(A*B)*C=A*(B*C)(A+B)+C=A+(B+C)

分配率：A(B+C)=AB+ACA+BC=(A+B)(A+C)

特殊定律：

8FIR滤波器与IIR滤波器函数表达式、特点及结构：

FIR（有限冲激响应）滤波器：非递归，具有线性相位。IIR（无限

冲激响应）滤波器：递归结构，非线性相位。相同阶数FIR和IIR滤波

器，IIR滤波器滤波效果较好，但会产生相位失真。

FIR滤波器：

对N个采样数据进行加权和平均处理。

表达式：

结构图：

IIR滤波器：