频率计设计(VHDL)_原创文档.pdfVIP

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

《现代数字系统设计》

实验题目:频率计设计

要求:实现一个可测频率范围为1Hz——1MHz的数字频率计,并用数码管显示测量结

果,并对测量精度进行分析说明。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYpinlvjiIS

PORT(CLK,IN_CLK,SCLK:INSTD_LOGIC;sclk

WEI:OUTSTD_LOGIC_VECTOR(5DOWNTO0);

DUAN:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

ENDpinlvji;

ARCHITECTUREDISPLAYOFpinlvjiIS

SIGNALEN,RET,J:STD_LOGIC;

SIGNALB1,B2,B3,B4,B5,B6:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALLED1,LED2,LED3,LED4,LED5,LED6:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALQ,NUM:STD_LOGIC_VECTOR(3DOWNTO0);

SIGNALs:STD_LOGIC_VECTOR(7DOWNTO0);

SIGNALCOUNT:STD_LOGIC_VECTOR(25DOWNTO0);fenpinjishu

BEGIN

PROCESS(CLK)

BEGIN

IF(CLKEVENTANDCLK=1)THEN

IF(COUNTHEN

J=1;

COUNT=COUNT+1;

ELSIF(COUNTHEN

J=0;

COUNT=COUNT+1;

ELSECOUNT=(OTHERS=0);

ENDIF;

ENDIF;

ENDPROCESS;

EN=J;

PROCESS(EN,IN_CLK,RET)

BEGIN

IF(RET=1)THEN

RET=0;

ELSIF(RISING_EDGE(IN_CLK))THEN

IF(EN=1)THEN

B1=B1+1;

ELSE

B2=B2+1;

ELSE

B3=B3+1;

ELSE

B4=B4+1;

ELSE

B5=B5+1;

ELSE

B6=B6+1;

ELSE

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ENDIF;

ELSERET=1;

ENDIF;

ENDI

文档评论(0)

153****9248 + 关注
实名认证
文档贡献者

专注于中小学教案的个性定制:修改,审批等。本人已有6年教写相关工作经验,具有基本的教案定制,修改,审批等能力。可承接教案,读后感,检讨书,工作计划书等多方面的工作。欢迎大家咨询^

1亿VIP精品文档

相关文档