数字电路设计之八路抢答器设计.pdfVIP

数字电路设计之八路抢答器

一、功能要求工作电源5V，用LED灯做电源指示灯；一个按

：

键做复位键，八个按键做抢答按键；8个按键，先按下者，按键

指示灯亮，七段码显示相应的数字。

二、设计思路：用锁存器扫描八个摁键，当检测到其中一个

有变化，对该按键信号进行锁定，然后对该信号进行编码，经过

数码管驱动芯片送到数码管显示，思路就是这样！

三、模块设计：

1、输入模块：由于选择的锁存器是74HC373，该锁存器输入端

对低电平敏感，不断地检查低电平信号，并将其锁定，因此输入

端需加上拉，是将所有输入端拉高，在这个是在这个电路中上拉

电阻阻值随便（仅限于本电路），只要是个电阻就行，以此检测

低电平信号，如下图所示：

2、锁存模块：

此抢答器所用锁存器为74hc373（如图）

当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，

可用来驱动负载或总线。当OE为高电平时，O0~O7呈高阻

态，即不驱动总线，也不为总线的负载，当锁存允许端LE为

高电平时，O随数据D而变。当LE为低电平时，O被锁存

在已建立的数据电平。LE端接地，OE’端悬空（默认高电平），

是锁存器工作在待锁存状态。（O为输出端，D为输出端）

一旦有低电平信号输入时，该信号被锁定后，输出也只有

一个低电平，其余均为高，如此将这八个输出经过一八输入与非

门，再经反相器接到锁存器OE’端，经过这一番反馈，反馈到

OE’则变为，此时已经关闭锁存器锁存功能，也就是说不能在锁

存其他低电平信号，如果没有这个反馈，将锁不住信号，按下才

有作用，一松开什么也没有！加了反馈（由八输入与非门+反相

器顺序构成）接到OE’端，这就起到了抢答作用：谁先按下键，

锁存器先锁谁！

此外此轮抢答结束后，得有个复位键，这个复位键放置在

哪呢？大家想一想，输入信号只有一瞬间，锁存器输出信号一直

被保留着，所以这复位键就是要清除已被所存的信号，那怎么清

除呢？

锁存到信号后，我们的反馈线输出（有默认的高电平）变

为低电平，如果逆过来，把反馈线（OE’）变为高电平，也就是

此时高电平经反相器+八输入与非门逆向，如此与非门八个输入

端已全部变为高电平，如此清除了锁存信号！具体的这样：复位

键一端接ＶＣＣ，另一端接（OE端）！呃……写了这么多，读‘

者一定糊涂了，咱们还是看电路吧：

3、编码模块：

有多种编码器，在此我们选择74hc147，这家伙的输入同

样对低电平敏感，真值表如下：

他的作用就是将来自锁存器的低电平信号进行编码，输

出为四位二进制数，以此完成编码！电路如下：

4、驱动显示模块：

由于147输出为低电平有效，而4511对高电平有效，则

147的四个输出必须加反相器，再将输出接到4511的输入端，

4511的七个输出直接接到一位数码管的a,b,c,d,e,f的引脚

上即可，4511驱动芯片介绍如下：

一位数码管引脚图：

电路如下：

需要注意的是，图中数码管为共阴型的，4511七个输出

端须接七个限流电阻，再接到数码管，阻值200欧即可。

呃……好了，到这里基本结束了，下面是电路的总体电

路以及仿真效果：

交叉点细节：

完了，电路不仅限于与本电路。由于器件选择的不同电

路也就不一样，比如说锁存器可以换，译码器也可以换！但

原理就是这样，是不变的，由于水平有限，难免会有不当之

处，望海涵！若读者比较厉害的话可以用FPGA做，但这个小

电路，用ＦＰＧＡ实在是太大材小用了！回顾整个设计过程，

笔者感觉最为关键的就是锁存器，处理好反馈这部分！