基于LC1860SDR平台的波形设计和优化.docx

?

?

基于LC1860SDR平台的波形设计和优化

?

?

屠新雅

【摘要】LC1860平台芯片作为国产化芯片的代表，其架构和配置与目前移动通信领域主流的2G＼3G＼4G标准具有绑定关系，因而该芯片在通用性方面具有一定的限制。本文从该芯片的架构和软件模块部署出发，针对该平台通信处理单元的数据处理性能、存储空间和硬件资源等方面进行研究，并提供物理层算法实现的优化方案，为其他通用波形的设计和实现提供依据。

【关键词】LC1860平台；通用性；数据处理性能；波形设计

0前言

LC1860平台芯片是大唐联芯科技有限公司研制的一款通信处理芯片。该芯片在设计之初是基于目前民用通信领域流行的2G、3G、4G标准，因而其基带和射频的配置、数字信号处理资源均与2G、3G、4G标准存在绑定关系，从而造成该芯片在通用性方面具有一定的限制。近年来随着各领域国产化需求的不断提高，该芯片的使用场景不再仅限于原有的2G、3G、4G标准，更扩展到某些特定应用场景下的波形。因而在该平台进行其他物理波形的设计和移植之前，必须对该平台的处理性能、驱动配置等方面进行充分研究。本文从该芯片的架构出发，针对该平台通信处理单元的数据处理性能、存储空间和硬件资源等方面进行充分研究，并提出物理层算法实现的优化方案，为其他通信系统的设计和实现提供依据。

1LC1860平台概述和软件部署

LC1860芯片整体分为AP、CP和顶层3个部分，其中CP为通信处理单元。CP端包含3个核心，即CP_A7、X1643和XC4210等。由于X1643具有低功耗和高密度软件的特点，同时可访问RF等其他子系统及其存储空间，因而可用于收发流程控制和各类外设驱动；而XC4210含有较多的片内存储资源，同时集成了矢量运算单元和8个硬加速器模块，适合用于各类数学运算和通信信号处理。基于以上特点，通信信号处理软件模块部署可按照图1的方式。

按照以上部署，XC4210核心将承担大量数据流交互和运算工作，因而设计过程中对于该核心的存储访问速度和运算效率具有较高的要求。根据芯片使用手册，XC4210不仅可以直接访问核心内存储子系统的存储空间（TCM），还可通过总线等访问核心外的DDR空间和核心间的共享RAM空间（SHARERAM）。

2XC4210性能研究

2.1存储访问速度

XC4210对于核内存储空间可直接访问，而核外空间则需要通过总线进行访问，因此XC4210访问核内存储空间的速度明显优于片外空间。对于各存储空间的访问延迟和空间如表1所示。

2.2标量运算速度

由于访问延迟存在差异，系统对于不同存储空间的变量处理速度必然存在差距。以固定次数的单种运算所需的时间作为评估标准，同时选择TI公司的C64x+系列DSP芯片作为参照系，对XC4210芯片的不同存储空间的处理速度进行分析，评估结果如表2所示。

根据对比测试结果，可以得出以下结论：

1）变量的存储位置对于XC4210运算效率有显著的影响，其中，存储于DTCM最快，SHARERAM其次，DRAM最慢（每两种运算之间的运行时间呈2～4倍关系）。因此，XC4210的运算数据存放在片上的DTCM空间时运算速度最快。

2）当指令和数据都存储于片内的TCM空间时，XC4210的标量运算速度比DM6446慢60%，因此XC4210的标量运算速度低于同等级别的TI芯片。

2.3矢量运算速度

XC4210核心包含2个矢量运算单元，该单元采用并行运算操作的方式来提升总体的运算速度。每条指令都可以支持处理16个16bit数（或者8个32bit数）的操作。运算操作包含载入、载出、加、减、乘、除等，可以利用该矢量单元实现相关、频偏估计等众多的向量类运算。

采用标量和矢量两种方式实现多种数据点数M和相关长度N的卷积计算（卷积计算中包含（N-1）*M次加法和N*M次复数乘法），比较二者的运算时间（-o3优化）如下表所示。通过比较可以发现：矢量运算在数据流处理中可以将运算时间降低至原来的1/10。

3物理层算法优化方案

传统的信号处理流程包含收发两个子流程。发送流程包括编码、交织、扩频、调制等过程；接收流程包括频偏校正、均衡、解交织、解交织、译码等过程。每个过程的运算处理时间决定了信息处理速度，因而在实现过程中应在保证系统正常运行的基础上，充分利用核心资源，提高算法处理效率。

依据对XC4210核心内资源的评估结论，在算法实现过程中，针对不同的处理模块可选择以下三种优化方式：

1）对于使用过于频繁的操作选择片内空间处理使用；

2）可并行处理的操作采用矢量處理方式；

3）采用硬件加速器，实现FFT/IFFT/NCO和TURBO译码。

通过这三种优化方式对收发流程中的各个关键模块进行优化，信号处理的效率可显著提高。信息原长度固定为32768时，各模块优化前后的处