数字抢答器,数字电路课程设计报告.pdfVIP

数字电路课程设计报告书

——数字抢答器

一．实验目的：

熟悉数字电路中的组合逻辑电路，时序逻辑电路设计。巩固数字电路知识。

二．实验要求：

设计一个数字式抢答器，具体要求如下：

1.要求至少控制四人抢答，允许抢答时间为10秒，输入抢答信号实在“抢答

开始”命令后的规定时间内，显示抢先抢答者的组号；亮绿灯。

2.在“抢答开始”命令前抢答者，显示违规抢答者的组号；亮红灯。

3.在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（可

自行确定）。

三．使用元件：

1、面包板一块，剥线钳一只，导线若干；

2、直流稳压电源一台，万用表一个；

3、发光二极管四只，阴极数码管两只；

4、电容4.7uF一只，0.1uF一只；

5、电容150千欧一只，4.7千欧一只，100欧一只；

6、集成电路NE555

74LS00(两个)二输入与非门

74LS04六反相器

74LS48(两个)4线-7段译码器/驱动器

74LS754位双稳锁存器

74LS1614位同步二进制计数器

74LS32二输入或门

74LS1488线-3线优先编码器

74LS08二输入与门

74LS20四输入与非门

四．总体方案设计：

五．单元电路的设计：

1.脉冲发生器，在Proteus上仿真可得电路图如下(脉冲产生电路用555芯

片和电阻以及电容来实现)，书上有详细介绍，3端口为输出端

2.计数电路，用74LS161来实现，74LS161接受脉冲就能计数了，通过74LS161

的CO输出端连接到CT实现从9-0的计数，初始值设为0110，电路图如下：

T

最左端为CP脉冲输入端

在功能上要实现从9到0的倒计时，所以采用在74LS161输出后加上非门来实现，

74LS161置数段为0110，具体分析如下

脉冲原始输出输出经过非门数码管显示

置数输出011010019

CP011110008

CP100001117

CP100101106

CP101001015

CP101101004

CP110000113

CP110100102

CP111000011

CP111100000

计时到0停止：

考虑到计数到0时要停止计时，并且显示0，用74LS161的CO输出端反馈CT，

T

当计满数时，CO为1，经过非门连接到CT即可实现停止计时

T

3.抢答信号输入电路，用74LS148优先编码器和电阻来实现输入，电路图如下：

有书上74LS148的功能表可知

输入输出Yex