11数电实十计数器.pdfVIP

实验十计数器及其应用

一、实验目的：

1、学习用集成触发器构成计数器的方法；

2、掌握中规模集成计数器的使用方法及功能测试方法；

3、运用集成计数器构成1/N分频器。

二、实验原理：

计数器是一种用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字

系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器的种类很多。按构成计数器中的各触发器是否使用于一个时钟脉冲源来分，有

同步计数器和异步计数器。根据计数体制的不同，分为二进制计数器、十进制计数器和任

意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和

可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规

模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排

列，就能正确地运用这些器件。

1、用D触发器构成异步二进制加/减计数器

图10-1所示是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将

每只D触发器接成T’触发器，再由低位触发器的Q端和高一位的CP端相连接。

图10-1四位二进制异步加法计数器

若将图10-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一

个4位二进制减法计数器。

2、中规模十进制计数器

74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清零和置数等功能，其引

脚排列及逻辑符号如图10-2所示。

图10-274LS192引脚排列及逻辑符号

图中LD置数端；CP加计数端；CP减计数端；

UD

CO非同步进位输出端；BO非同步借位输出端；

D、D、D、D计数器输入端；

0123

Q、Q、Q、Q数据输出端；CR清零端。

0123

表10-1

输入输出

CRLDCPCPDDDDQQQQ

UD32103210

1×××××××0000

00××dcbadCba

01↑1××××加计数

011↑××××减计数

74LS192（同CC40192，二者可互换使用）的功能如表10-1所示，说明如下：

当清零端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D、D、D、D置入计数

0123

器。

当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CP接高电平，

D

计数脉冲由CP输入；