彩灯循环的设计.pdfVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

16*16LED点阵循环彩灯的设计

一、设计内容

设计一个16*16LED点阵组成的彩灯图案。图案的花样模式至少有4种,每种花样模式

自动进行切换,轮流交替循环,循环的周期分为快慢两种节拍,快节拍的循环时间为1秒,

慢节拍的循环时间为16秒,并能手动或自动切换节拍。

图案模式:

图案1:实现16*16LED点阵的16行同时从上往下依次点亮,全亮后16行又同时从下往上

依次熄灭。

图案2:实现16*16LED点阵的16行同时由中间到两边对称地依次点亮,全部点亮后,仍

由中间向两边对称的依次熄灭。

图案3:实现16*16LED点阵的16行分两半,每半边从上往下顺次点亮,全亮后再从下往

上顺次熄灭。

图案4:实现16*16LED点阵的16行分上下两部分,每部分先全亮然后每部分从中往上下

间依次熄灭,全熄灭后每部分再从上下往中间依次亮起。

二、设计原理图

控制器的引脚功能图如图所示。

CDKZQ

clksel[3..0]

disclkL[15..0]

K

inst

其中:CLK为16Hz时钟输入端,DISCLK为扫描时钟输入端;K为快慢节拍选择开关,

L[15..0]为行驱动信号输出;SELOUT[3..0]为列选信号输出。

以图案1为例说明其工作原理:

实现16*16LED点阵的16行同时从上往下依次点亮,全亮后16行又同时从下往上依次熄

灭。

列选信号:采用与7段数码管的位选信号一样的处理方法,即列扫描信号频率大于24Hz。

行驱动信号:可以采用移位的方法,可先定义一个16位的信号,若最高位置为‘1’,我

们采用右移的方法,使每一位都置‘1’,这就实现依次点亮;当第0位也置‘1’后,给第

0位置‘0’,再采用左移的方法将每一位又重新置‘0’,这样就实现了反相依次熄灭,等第

15位为‘0’时,又重新开始,以此循环。

三、实验连线

DISCLK79,扫描时钟,接CLK1

CLK78,16Hz脉冲,接CLK4

SEL[3..0]44~47,分别接显示模块SEL3,SEL2,SEL1,SEL0

L[15..0]111~132,分别接显示模块的L0~L15

四、实验器材

PC机一台;

EDA实验开发箱一个;

下载电缆一根;

导线若干。

五、设计处理

1、输入设计文件

2、编译

3、仿真

4、选择器件、管脚锁定及重新编译

六、芯片引脚说明

CDKZQ

clksel[3..0]

disclkL[15..0]

K

inst

芯片系列:ACEX1K

芯片型号:EP1K100QC208-3

引脚锁定

输入:

DISCLK79,扫描脉冲,接CLK1

CLK78,时钟脉冲,接CLK4

K7,快慢节拍选择开关,接D0

输出:

SEL[3..0]44~47,位选信号输出,接SEL3,SEL2,SEL1,SEL0

LED[15..0]111~132,16列译码输出,分别接显示模块的L0~L15

七、彩灯控制器VHDL源程序

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityCDKZQis

port(

clk,disclk,K:instd_logic;

sel:outstd_logic_vector(3downto0);

L:outstd_logic_vector(15downto0));

endCDKZQ;

architectureaofCDKZQis

signalQ:std_logic_vector(3downto0);

signalDIV:std_logic_vector(3downto0);

signalAL:std_logic_vector(3downto0);

signalAH:std_logic_vector(2downto0);

signalDIVCLK:std

文档评论(0)

137****2541 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档