Verilog教程第三版夏闻宇第三部分练习题答案.pdfVIP

Verilog教程第三版夏闻宇第三部分练习题答案.pdf

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

1.设计一个字节(8位)的比较器,要求:比较两个字节的大小,如a[7:0]大于b[7:

0],则输出高电平,否则输出低电平;并改写测试模型,使其能进行比较全面的测试。

模块源代码:测试模块的源代码:

module`timescale1ns/1ps

compare(out,a,bmodulet;

);reg[7:0]a;

input[7:0]reg[7:0]b;

a,b;regclock;

outputout;wireout;

regout;initialbegin

always@(aa=0;

orb)b=0;

beginclock=0;

if(ab)end

out=1;always#50

elseclock=~clock;

out=0;always@(posedge

end

endmodule

仿真结果:

由图有:当a=8b=8(即ab时),输出out为高电平;当a=8'b=8即ab时),输出out为低电平,故满足要求。

2.依然作clk_in的2分频clk_out,要求输出时钟的相位与上面的1/2分频器的输出正好

相反。编写测试模块,给出仿真波形。

书上1/2分频器时序波形

模块源代码:测试模块源代码:

module`timescale1ns/100ps

half_clk(clk_in,rmoduletop;

eset,clk_out);regclk;

inputregreset;

clk_in,reset;wireclk_out;

outputclk_out;always#50clk=~clk;

regclk_out;initialbegin

alwaysclk=0;

@(p

文档评论(0)

159****0673 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档