1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 数据结构与算法

基于7nm工艺服务器CPU芯片的时序优化研究.pdf

基于7nm工艺服务器CPU芯片的时序优化研究.pdf

    1. 1、本文档共77页，其中可免费阅读24页，需付费100金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    摘要

    随着“新基建”“东数西算”等国家战略工程的实施，数据中心、智慧城市

    等基础设施建设对算力的需求迅速提高。服务器CPU作为这些工程的算力支撑，

    在数字经济建设中的需求也迎来了爆发。由于服务器CPU的需求和应用场景的

    不断增加，致使服务器CPU芯片性能不断提高，时钟频率不断增大，从而对数

    字后端设计的时序收敛工作提出了更高的挑战。

    本文基于TSMC7nm工艺完成一款服务器CPU芯片子模块的时序优化。该

    子模块最高频率1GHz，设计规模约1150万门，面积为1200μ

    您可能关注的文档

    最近下载

    文档评论（0）

    136****6583 + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间
    版权声明书
    用户编号：7043055023000005

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >