大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料].pdfVIP

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料].pdf

  1. 1、本文档共46页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料]--第1页

大学毕业论文

基于FPGA的数字钟设计

(VHDL语言实现)

摘要

本设计为一个多功能的数字钟,具有年、月、日、时、分、秒计数

显示功能,以24小时循环计数;具有校对功能以及整点报时功能。

本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手

段设计文件,在MaxplusII工具软件环境下,采用自顶向下的设计方法,

由各个基本模块共同构建了一个基于FPGA的数字钟。

系统主芯片采用EP1K100QC208-3,由时钟模块、控制模块、计时

模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料]--第1页

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料]--第2页

程序,在可编程逻辑器件上下载验证,本系统能够完成年、月、日和时、

分、秒的分别显示,由按键输入进行数字钟的校时、清零、启停功能。

关键词数字钟;硬件描述语言;VHDL;FPGA;键盘接口

Abstract

Thedesignforamulti-functionaldigitalclock,withayear,month,day,

hours,minutesandsecondscountdisplaytoa24-hourcyclecount;have

prooffunctionsandthewholepointtimekeepingfunction.

TheuseofEDAdesigntechnology,hardware-descriptionlanguage

VHDLdescriptionlogicmeansforthesystemdesigndocuments,in

MaxplusIItoolsenvironment,atop-downdesign,bythevariousmodules

togetherbuildaFPGA-baseddigitalclock.

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料]--第2页

大学毕业论文基于fpga的数字钟设计(vhdl语言实现)[管理资料]--第3页

ThemainsystemchipsusedEP1K100QC208-3,makeupoftheclock

module,controlmodule,timemodule,datadecodingmodule,displayand

broadcastmodule.Aftercompilingthedesignandsimulationprocedures,

theprogrammablelogicdevicetodownloadverification,thesystemcan

completetheyear,month,dayandthehours,minutesandseconds

respectively,usingkeystomodify,cleared,startandstopthedigitalclock.

Keywordsdigitalclock;hardwaredescriptionlanguage;VHDL;FPGA;

keyboardinter

文档评论(0)

精品文档 + 关注
实名认证
文档贡献者

从事一线教育多年 具有丰富的教学经验

1亿VIP精品文档

相关文档