2024年网络工程师笔记软考必过.docx

网络工程师

考点1：计算机系统基础知识

计算机的基本硬件系统构成：运算器、控制器、存储器、输入设备、输出设备

运算器

定义：接受控制器的命令，执行多种算术运算和HYPERLINK逻辑运算操作的部件

算术逻辑单元（ALU）：重要完毕算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。

累加寄存器（AC）:它是一种HYPERLINK通用寄存器，為ALU提供一种工作区，并临時寄存ALU运算的成果信息。运算器中至少要有一种累加寄存器。

数据缓冲寄存器（DR）：临時寄存由HYPERLINK内存储器读出的一条指令或一种HYPERLINK数据字。

状态条件寄存器（PSW）：成果建立的多种条件码内容，进位标志（C）、溢出标志（V）、运算成果為0标志（Z）、中断标志（I）等；可保留中断和系统工作状态。

控制器

指令控制逻辑包括：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、指令译码器（ID）

指令寄存器（IR）：寄存目前从主存储器读出的正在执行的一条指令。

程序/指令计数器（PC）：寄存下一条指令所在单元的地址的地方，跟踪指令地址（程序员可访问），直接寻址则将指令中的地址码送到PC指令计数器

地址寄存器（AR）：保留目前CPU所访问的内存单元的地址，直到内存的读/写操作完毕為止。

指令译码器（ID）：分析操作码、地址码。

PS：指令寄存器中操作码字段的输出就是指令译码器的输入。与此同步，PC中的地址或自动加1或由转移指针給出下一条指令的地址。

寻址方式：P209

?立既寻址。操作数就包括在指令屮。

?直接寻址。操作数寄存在内存单元中，指令中直接給出操作数所在存储单元的地址。

?寄存器寻址。操作数寄存在某一寄存器中，指令中給出寄存操作数的寄存器名。

?寄存器间接寻址。操作数寄存在内存单元中，操作数所在存储单元的地址在某个寄存器中。

?间接寻址。指令中給出操作数地址的地址。

?相对寻址。指令地址码給出的是一种偏移量（可正可负），操作数地址等于本条指令的地址加上该偏移量。

?变址寻址。操作数地址等于变址寄存器的内容加偏移量。

存储器

内存单元按字节编址，地址0000A000H?0000BFFFH共有（2）个存储单元。

A.8192K B.1024K C.13K D.8K

【解析】每个地址编号為一种存储单元(容量為1个字节),地址区间0000A000H?0000BFFFH共有1FFF+1个地址编号（既213)，1K=1024,因此该地址区间的存储单元数為也就是8K。

相联存储器是一种按内容访问的存储器，适合于信息的检索和更新。

高速缓存Cache的出現由于：CPU的速度和性能、程序执行的局部性特点，因此将速度较快容量有限的静态存储器芯片构成Cache，必须用硬件来实現Cache的所有功能

一般而言，主存使用DRAM技术，而Cache使用昂贵但较迅速的SRAM技术。

输入输出

计算机中主存与外设间进行数据传播的输入输出控制措施有程序控制方式、中断方式、DMA等。

程序控制方式：由CPU执行

中断方式：外设向CPU发出中断信号祈求，CPU决定。。。

DMA：CPU只需向DMA下达指令，让DMA来处理数据的传送，再把成果反馈給CPU，这样减少了CPU的承担，节省了系统资源

总线

長处：简化系统构造、减少了连接数目、减少体积，提高了系统的可靠性、便于接口设计、便于系统扩充、便于故障诊断和维修，减少了成本。

处理机

处理机：重要由处理器、存储器、总线构成。

宏观上分：单处理系统、并行处理与多处理系统、分布式处理系统。

微观上分：Flynn分类法、冯泽云分类法、Handler分类法、Kuck分类法。

一种处理机支持的指令和指令的字节级编码称為其指令集体系构造（InstructionSetArchitecture,ISA）根据在CPU内部存储操作的区别，分為：堆栈（Stack）、累加器（Accumulator）、寄存器组（asetofRegisters）

CISC(ComplexInstructionSetComputer)复杂指令计算机：為了提高运算速度，使用更為复杂的新指令，它一般指令数目至少在300条以上。

RISC（ReducedInstructionSetComputer）精简指令集计算机：通过减少指令总数和简化指令功能，减少硬件设计的复杂度，特点是所有指令的格式都是一致的，所有指令的指令周期也是相似的，采用超流水（時间换空间）超标量（空间换時间）超長指令字技术、重叠寄存器窗口技术、硬布线控制逻辑优化编译程序。

流水线技术中，吞吐率和建立時间是两个重要指标，吞吐率指单位時间里流水线处理机流出的成果数，流水线开始工作，需通过一定期间才到达最大吞吐率，这就是建立時间。

流水线時间：一