实验三时序逻辑电路的设计.pdfVIP

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

实验三时序逻辑电路的设计--第1页

实验三时序逻辑电路的设计

电14杨天宇2011010949

一、实验目的

1、学习时序逻辑电路的分析方法和设计方法;

2、熟悉并掌握利用中小规模芯片实现时序逻辑电路的方法。;

3、提高调试数字电路的能力。

二、预习任务

1、根据试验任务要求完成电路设计,包括:

(1)查阅元件盒中74HC74、74HC191和74HC161的引脚图、功能表和时序图。

74HC74:

引脚图:

功能表:

74HC191(十六进制、异步预置数、无置零)

引脚图:

1

实验三时序逻辑电路的设计--第1页

实验三时序逻辑电路的设计--第2页

功能表:

时序图:

74HC161(十六进制、异步置零、同步预置数)

2

实验三时序逻辑电路的设计--第2页

实验三时序逻辑电路的设计--第3页

引脚图:

功能表(左图):

时序图(右图):

(2)根据实验二中的建议步骤,并根据本次实验的任务要求,写出电路设计的思路,并根据任

3

实验三时序逻辑电路的设计--第3页

实验三时序逻辑电路的设计--第4页

务和盒中74系列芯片画出实现电路功能的逻辑图。

三、实验任务

(一)必做任务

步骤1利用74HC161设计一个六十进制计数器

由于需要接入数码管进行显示,因此需要将60分解成个位10乘以十位6,分别用十六进制

计数器表示。此处两个十六进制计数器均选用74HC161(异步置零、同步预置数),二者均使用

同步预置数来实现六十进制,设计电路图如下,异步置零端口CLR接高电平,经仿真可以实现

0~59的显示。

步骤2利用74HC191设计一个十二进制计数器(0~11)

用两个74HC191(异步预置数、无置零)输出十二进制信号,得到的信号为0至11,需要

将其接入两只数码管。由于74HC191为异步预置数,因此需要在输出为12时产生置数信号。设

计电路图如下,CLK暂时接时钟信号,经仿真可以实现0~11的显示。

步骤3用十二进制计数器和六十进制计数器设计时钟电路

将前面两个电路进行连接,将分钟的进位信号作为时钟的CLK,经仿真可以实现00:00~11:

4

实验三时序逻辑电路的设计--第4页

实验三时序逻辑电路的设计--第5页

59的显示。

步骤4修改设计实现手动清零

可以用学习机上的拨码开关输入0或1,当输入为0时异步置零,输入为1时正常计数。

在设计电路图和仿真时用开关替代拨码开关。设计电路图如下,经仿真可以实现手动清零。

步骤5修改设计实现整点报时

在54分至00分的区间内,使蜂鸣器工作,使用组合逻辑电路。设计电路图如下,经仿真

可以实现整点报时。

5

实验三时序逻辑电路的设计--第5页

实验三时序逻辑电路的设计--第6页

(二)选作任务

1、自动清零电路

文档评论(0)

188****0010 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档