毕业设计-四路智力竞赛抢答器的设计.docVIP

重庆信息技术职业学院毕业设计

PAGE

PAGEII

重庆信息技术职业学院毕业设计

PAGE

PAGEI

摘要

本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验，得到了比较符合要求的仿真结果。

关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路

目录

TOC\o1-3\h\u19301摘要 I

30046目录 II

15898绪论 1

8925第1章方案与论证 2

160921.1设计要求 2

139431.2方案论证 2

11662第2章单元电路设计 4

113962.1抢答器按键保持与封锁电路 4

187202.1.174LS74D触发器 4

51912.2选手号码显示电路 6

183232.2.174LS148优先编码器 6

185212.2.274LS248七段译码器 8

110622.3脉冲发生器电路 10

295742.3.1555定时器 10

98712.48421BCD码递减计数器电路 12

34512.4.1十进制可逆计数器74LS192 12

114712.5抢答及限时鸣响电路 14

56212.5.174LS04非门 14

314402.5.274LS02与非门 15

19021总结 17

1240参考文献 18

12447附录Ⅰ总电路图 19

22469附录Ⅱ元器件清单 20

第

第PAGE4页

抢答电路

抢答电路

显示电路

倒计时电路

CP

报警电路

总控制电路

显示电路

发光二极管

图1.2智力竞赛抢答器电路原理框图

设计思路：利用D触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。

第2章单元电路设计

2.1抢答器按键保持与封锁电路

2.1.174LS74D触发器

74ls74双上升沿D触发器（有预置、清除端），1CP、2CP时钟输入端，1D、2D数据输入端，1Q、2Q、1EQ\*jc2\o\ad(\s\up17(＿),Q)、2EQ\*jc2\o\ad(\s\up17(＿),Q)输出端，CLR1、CLR2直接复位端（低电平有效），PR1、PR2直接置位端（低电平有效）。

负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号[1]。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。

工作原理:

SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下:

(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。

(2)当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本RS触发器的逻辑功能可知，Q=D。

(3)触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到