《 数字系统设计 》试卷含答案.pdf

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

…诚信应考,考试作弊将带来严重后果!

…华南理工大学期末考试

号…《数字系统设计》试卷

位…

座…注意事项:1.考前请将密封线内各项信息填写清楚;

…2.所有答案请直接答在试卷上(或答题纸上);

线3.考试形式:开(闭)卷;

4.本试卷共大题,满分100分,考试时间120分钟。

…题号一二三四五总分

…得分

…评卷人

…一.选择题(每小题2分,共16分)

业…1.大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理

专…

的描述中,正确的是(C)

…A.CPLD即是现场可编程逻辑器件的英文简称;

…B.CPLD是基于查找表结构的可编程逻辑器件;

…C.早期的CPLD是从GAL的结构扩展而来;

…D.在Altera公司生产的器件中,FLEX10K系列属CPLD结构;

_

_)封

_题

_

_

_答…2.在VHDL语言中,下列对时钟边沿检测描述中,错误的是(D)

_

_

院不…A.ifclkeventandclk=1then...;

_…

_学B.iffalling_edge(clk)then...;

_内

_

_线C.ifclkeventandclk=0then...;

_

_D.ifclkstableandnotclk=1then...;

_

封…

_

_

密…

_

_

_(3.在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,正确

…的是(A)

…A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一

…次进程启动;.

B.敏感信号参数表中,应列出进程中使用的所有输入信号;

…C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成;

…D.当前进程中声明的信号也可用于其他进程

号…

学密4.基于EDA软件的FPGA/CPLD设计流程,以下流程中哪个是正确的:(C)

…A.原理图/HDL文本输入→适配→综合→时序仿真→编程下载→功能仿真→硬件测试

…B.原理图/HDL文本输入→功能仿真→综合→时序仿真→编程下载→适配→硬件测试;

…C.原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试

D.原理图/HDL文本输入→适配→时序

文档评论(0)

199****2267 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档