微机原理与接口技术第2章-系统结构.ppt

第2章8086系统结构2.18086CPU结构

2.1.1微处理器(CPU)的典型结构2.1.2Intel8086/8088微处理器功能结构

一、8086/8088CPU的内部结构8086CPU按功能可分为两部分：总线接口单元BIU(businterfaceunit)执行单元EU(executionunit)。内部结构如下图所示：2、执行单元EU（ExecutionUnit）二、8086CPU的寄存器结构以下按最小方式信号介绍2.38086存储器组织

一、存储器地址的分段

8086的I/O端口三态锁存器三态锁存器74LS373三态锁存器8282双向三态驱动器8286作业二：计算机对内存的读/写操作CPU发出地址信号，选中相应的内存单元。若是读操作，CPU发出内存读控制信号，被选中的内存单元将其内容经数据总线送入CPU。若是写操作，CPU发出内存写控制信号，CPU将欲写的内容经数据总线，写入被选中的内存单元。n根CPU地址线AB控制线CB地址译码器0011001111110000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111数据线DB内存单元的地址和内容8086存储单元地址：按照字节编址字（16位）数据的存放：一个字存入存储器占有相继的二个单元：低位字节存入低地址，高位字节存入高地址。字单元的地址采用它的低地址来表示。例： 字单元:（0004H）=1234H, 字节单元:（0004H）=34H*同一个地址既可以看作字节单元地址，又可看作字单元地址，需要根据使用情况确定。字单元地址：可以是偶数也可以是奇数。 8086数据总线是16位的。讨论CPU和存储器之间传送数据方式：字数据读/写操作字节数据读/写操作2.8086CPU和存储器(或I/O端口)之间传送数据

字数据读/写操作(a)操作数存放在偶地址开始两个存储单元或两个I/O端口中，如下页图示：即字的低8位——在偶地址单元或在偶地址端口；高8位——在奇地址单元或在奇地址端口。*此时可在一个总线周期内完成16位数据传送。字数据存放在偶地址开始的两个存储单元中，符合这种规则存放的字数据称为“规则字”。对应的偶地址单元/偶地址端口—数据通过数据总线低8位传输。对应的奇地址单元/奇地址端口—数据通过数据总线高8位传输。操作数存放在奇地址开始两个存储单元或两个I/O端口中，如下图所示：读/写奇地址字在第一个总线周期中:奇地址单元（操作字低8位）通过数据总线高8位进行传输，而数据总线低8位处于空闲状态；在第二个总线周期中:偶地址单元或偶地址端口字节（操作字高8位）通过数据总线低8位进行传输，而数据总线高8位处于空闲状态.*操作数存放在奇地址开始两个存储单元/两个I/O端口中进行数据传输，8086需要二个总线周期。通常：字的地址为偶地址（“对准好”的字）。字的地址为奇地址（“未对准好”的字），字节读/写操作：?对偶地址单元/偶地址端口的字节数据进行读/写如下图所示：在一个总线周期中，只有数据总线的低8位传输数据，高8位处于空闲状态。?对奇地址单元/奇地址端口的字节数据进行读/写如下图所示：在一个总线周期中，只有数据总线的高8位传输数据，而低8位处于空闲状态。（1）将1M的存储空间分成两个存储体：偶地址和奇地址存储体。00000000010000200004FFFFEFFFFF0000300005512K*8bitA0=0512K*8bitA0=1D0D7D8D15（2）将数据总线的低8位与偶地址存储体数据线相连，数据总线的高8位与奇地址存储体数据线相连。（3）用地址线A0和BHE信号选择存储体。3.8086系统的存储器结构8086地址锁存器奇存储体偶存储体A1—A19A0BHEA0—A19BHED0—D7D8—D15BHEA0操作总线使用情况00从