门电路功能测试及组合逻辑电路设计.pdf

实验1门电路功能测试及组合逻辑电路设计

实验目的

（1）掌握常用门电路的逻辑功能及测试方法。

（2）掌握用小规模集成电路设计组合逻辑电路的方法。

实验仪器设备与主要器件

数字电路实验箱一个;双踪示波器一台；稳压电源一台；数字万用表。

74LS00(四2输入与非门)一片；74LS10(三3输入与非门)一片；74LS20(二4输入与非门)

一片。

实验原理

TTL集成逻辑电路的种类繁多，现以74LS00为例介绍其内部电路结构和工作原理。

如图所示，当输入信号A、B中有一个是低电平时，T1必有一个发射结导通，并将T1

的基极电位钳在0.9V（设定VIL=0.2V,VBE=0.7V）。这是T2不会导通。（由于T1集电极回路

电阻是R2和T2的b-c结反向电阻之和，阻值非常大，所以T1工作在深度饱和状态，使VCE

（sat）≈0）。T2截止后VC2为高电平，VE2为低电平，从而使T4导通，T5截止，输出端F

为高电平VOH。

当输入信号A、B均为高电平（VIH=3.4V）时，如果不考虑T2的存在，则

Vb1=3.4V+0.7V=4.1V。然而T2和T5不但存在，而且必然导通。一旦T2和T5导通后Vb1

便被钳在了2.1V（3×0.7V），所以T1的基电极实际不是4.1V，而只能是2.1V左右。这样，

T2导通使VC2降低而VE2升高，导致T4截止，T5导通，输出变为低电平VOL。与非门输入

输出关系见表。

使用时应对选用的器件进行简单的逻辑功能检查，以保证实验的顺利进行。

测试门电路有静态测试动态测试两种方法。静态测试时，门电路输入端加固定高（H）（L）

电平，用示波器，万用表或发光二级管（LED）测出门电路的输出响应。动态测试时，门电

路的一个输入端加脉冲信号，用示波器观察输入波形和输出波形的同步关系。下面以74LS00

为例简述测试方法。

74LS00为四2输入与非门，与非门的电路如图2-1-1所示。74LS00将4个2输入与非

门封装在一个集成芯片中，共14条引线。使用时必须在第14引脚上加+5V电压，第7引脚

与地接好。整个测试过程包括静态测试、动态测试和主要参数测试三部分。

1.静态逻辑功能测试

静态逻辑功能测试用来检验门电路的真值表，确认门电路逻辑功能是否正确。实验时，

可将74LS00中的一个与非门输入端A、B分别作为输入逻辑变量，加高、低电平，观察输出

电平是否符合2-1-2的与非门真值表。测试电路如图2-1-2所示。实验输入端A、B输入的

电平由数字电路实验箱中的逻辑电平产生电路产生，输出F可直接插至逻辑电平指示电路的

某一路进行显示。

2.动态逻辑功能测试

动态逻辑功能测试输入信号波形和电路图分别如图2-1-3及图2-1-4所示。

动态测试适用于数字系统运行中逻辑功能的检查。测试时，电路输入串行数字信号，用

示波器比较输入与输出信号的波形，以此确定电路的功能。试验时与非门输入端A加1KHz

的脉冲信号Vi，如图2-1-3所示，另一端加上开关信号，观察F输出波形是否符合功能要

求。

组合电路的设计要从给定的逻辑功能要求出发，设计出符合该逻辑功能要求的电路，如

图2-1-5所示。设计步骤如下：

（1）根据设计任务列出真值表；

（2）通过对卡诺图或逻辑表达式的化简，得出最简逻辑表达式；

（3）选择合适的标准器件实现逻辑函数。

2.1.4实验内容

1.对74LS00进行功能测试，按图2-1-2实现静态测试，测试结果与表2-1-2对照，说

明其逻辑功能是否正确；按图2-1-4实现动态测试，画出输入输出同步波形图，并说明

实验所得波形是否符合要求。

（1）静态测试：

仿真图：

74LS00与非门真值表

ABC

001

011

101