- 1、本文档共9页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
嵌入式硬件可靠性培训分享
一:常见的嵌入式工作异常
发收
VOH
MinVIH
MIN
电压容限
电压容限
VOH
VOLMax
Max
在电路设计中,为保证可靠性,芯片的发送端的高电平是高于接
收端的高电平的,低电平同理,预留充足的电压容限。
一般芯片设计中,发送和接受也符合以上规律,如下图,以华大芯片
HC32L110为例,VCC为3.3V时,VOHMIN为VCC-0.6V,为2.7V,
VINMIN为0.7VCC,为2.31V,VOLMAX为VSS+0.6V,为0.6V,VIL
MAX为0.3VCC,为0.99V,因此在相同VCC供电系统中,除了要考虑
不同系统之间的供电关系,还要考虑信号的串扰等因素产生的影响。
产生电容压线的常见原因:
1:回路阻抗导致产生压降,导致各逻辑器件之间存在电位差。
2:某些逻辑系列产品的门限电平是温度的函数,低温门电路到高温
门电路的信号传送可能容限减少。
3:快速变化的返回信号电流,流经接地通路电感,引起逻辑器件之
间的对地电压变化。
4:临近线路信号耦合,对特定线路产生串扰。
二:上拉电阻
VCC
R
iV
Cin
1:上拉电阻一般选择10K,5.1k有些选择2.2K等;
2:端口类型分OD门,OC门,推挽,强上拉,弱上拉(上拉电阻大),
当一个OD门输出时,需要外部加上拉电阻,上拉电阻会决定这
个引脚的驱动能力和速率
3:速率
首先芯片内部有结电容,找到结电容的值
i=c*dv/dt上拉电阻的电压Vcc=V+RCdv/dt
那么V(t)=Vcc-Vcc*e^(-t/rc)(e为常数2.71828)
当t=0V(t)=0
当t=∞V(t)=Vcc
当t=RC(1-1/e)Vcc即0.63Vcc
当t=2RC为0.86VCC
当t=3RC为0.95VCC
而通常芯片认为的高电平是0.7Vcc低电平是0.3vcc
2RC的0.86也不是特别稳定,用3rc的0.95就很稳定了
所以高电平的时间一定要大于3RC系统才会稳定
频率f小于等于1/6rc系统才安全
如果R取10k电容C为10pf6*10^4*10(-11)
1/6RC=10^7/6=5/3M
但当你算好一个芯片和电阻时,后面多加了一个芯片会使电容改变,
上升时间变小,此时需要减电阻或者减频率
三:元器件失效分析
1:功率MOS管失效分析及解决方式
MOS管常见失效原因有电压失效和电流失效,电压失效的特点是电流
小,时间短,如ESD,浪涌等尖峰冲击;电流失效特点是能量大,一
般损坏会有外观烧毁和异味。
解决方式:
1)增加RCD吸收回路,降低电压尖峰
文档评论(0)