锁相环的相位噪声杂散抑制锁相时间.pdfVIP

锁相环的相位噪声杂散抑制锁相时间--第1页

相位噪声

对一个给定载波功率的输出频率来说，相位噪声是载波功率相对于给定的频率偏移处（频率合

成器通常定义1kHz频率偏移）1-Hz的带宽上的功率，单位为dBc/Hz@offsetfrequency。锁相环

频率合成器的带内相位噪声主要取决于频率合成器，VCO的贡献很小。相位噪声的测量需要频谱

分析仪。注意一点，普通频谱分析仪读出的数据需要考虑分辨带宽的影响。即，频谱分析仪的读数

减掉10log（RBW）才是正确的相位噪声数值。高端的频谱分析仪往往可以直接给出单边带相位噪

声。

相位噪声是信号在频域的度量。在时域，与之对应的是时钟抖动（jitter），它是相位噪声在时

间域里的反映，大的时钟抖动在高速ADC应用中会严重恶化采样数据的信噪比，尤其是当ADC模

拟前端信号的频率较高时，更是要求低抖动的时钟。图1形象地描述了时钟抖动。

图表1相位噪声和时钟抖动

时钟抖动可以通过相位噪声积分得到，具体实现如下如下：计算从给定的起始频率偏移处到结

束频率（通常定义为两倍输出频率）偏移处的相位噪声和A，单位为dBc；对A进行取对数操作；

求相位抖动均方值（rmsphasejitter），单位为弧度；将弧度值转换成时间单位，秒或者皮秒。

锁相环的相位噪声杂散抑制锁相时间--第1页

锁相环的相位噪声杂散抑制锁相时间--第2页

图表2.时钟抖动与相位噪声和白噪声之间的关系

锁相环的相位噪声杂散抑制锁相时间--第2页

锁相环的相位噪声杂散抑制锁相时间--第3页

参考杂散

锁相环中最常见的杂散信号就是参考杂散。这些杂散信号会由于电荷泵源电流与汇电流的失配，电

荷泵漏电流，以及电源退耦不够而增大。在接收机设计中，杂散信号与其他干扰信号相混频有可能产生

有用信号频率从而降低接收机的灵敏度。锁相环处于锁定状态时，电荷泵会周期性的（频率等于鉴相频

率）产生交替变换（正负）脉冲电流给环路滤波器。环路滤波器对其进行积分产生稳定的控制电压。

图表3环路锁定时，PLL电荷泵电流输出波形

当鉴相频率较低时，由电荷泵的漏电流引起的杂散占主要地位。

当鉴相频率较高时，由电荷泵的交替电流（源电流I和汇电流I）引起的杂散占主要地位。

sourcesink

二者频率的界定。一般地，若电荷泵漏电流为1nA，电荷泵电流为1mA，电荷泵电流的失配在4%

时，交界频率大约为100k~200kHz。

当电荷泵处于三态的时候（绝大部分时间是如此），电荷泵的漏电流是杂散的主要来源。电荷泵

漏电流经过环路滤波器形成控制电压，以调谐VCO，这样就相当于对VCO进行调频（FM），反映在

VCO的输出，就会出现杂散信号。电荷泵漏电流越大，鉴相频率越低，这种参考杂散越大。在鉴相频

率相等的条件下，电荷泵的漏电流与电荷泵电流的比值越大，由电荷泵漏电流引起的参考杂散会越大。

ADI的PLL产品漏电流大部分在1nA左右的水平上。

锁相环的相位噪声杂散抑制锁相时间--第3页

锁相环的相位噪声杂散抑制锁相时间--第4页

为了对电荷泵漏电流引起的杂散有个清楚地认识，这里给出一些仿真波形。仿真条件如下：

ADF4106，输出频率1GHz，鉴相频率25kHz，三阶无源滤波器，带宽2.5Hz，相位裕度45度，VCO

模型为SirenzaVCO190-1000T。参考晶振模型10MHz。电荷泵漏电流1nA。

当环路滤波器变窄到1kHz后可以看到对这种杂散的衰减效果如下。

锁相环的相位噪声杂散抑制锁相时间--第4页

锁相环的相位噪声杂散抑制锁相时间--第5页

当电荷泵工作时，电荷泵的交替脉冲电流是杂散的主要来源。定义电荷泵源电流（Sourcecurrent）

与汇电流（Sinkcurrent）的失配程度。

杂散增益的定义，

锁相环的相位噪声杂散抑制锁相时间--第5页

锁相环的相位噪声杂散抑制锁相时间--第6页