第3讲-定点加法省公开课金奖全国赛课一等奖微课获奖课件.pptVIP

计算机组成原理PrinciplesofComputerOrganization广义双语教学课程09/skyclass25/青岛理工大学校级精品课程/ec/C84/11/36

第3章运算方法和运算部件(2)Theadditionoftwonumbersinthesigned-magnitudesystemfollowstherulesofordinaryarithmetic.Ifthesignsarethesame,weaddthetwomagnitudesandgivethesumthecommonsign.Ifthesignsaredifferent,wesubtractthesmallermagnitudefromthelargerandgivetheresultthesignofthelargermagnitude.Thisaprocessthatrequiresthecomparisonofthesignsandthemagnitudesandthenperformingeitheradditionorsubtraction.原码加减运算要比较参加运算两数符号和绝对值大小。做加法时是同号相加,异号相减,和符号取决于绝对值较大数。做减法则是同号相减,异号相加,差符号取决于绝对值较大数。2/36

§2.1.3加法器加法器（Adder）是用来完成两个n位二进制数加法/减法运算部件,它由全加器（Full-Adder）和进位链组成。对两个操作数X、Y第i位Xi和Yi以及低位向本位进位Ci-1进行求和,产生本位和Fi及向高位进位Ci逻辑电路称为全加器全加器逻辑表示式为:Ci=XiYi＋（Xi＋Yi）Ci-1全加器逻辑符号为:YiXiFiCiFAiCi-1产生和传递进位信号逻辑结构称为进位链Carry-generationlogic33/36

并行加法器和进位链能对相加两个n位二进制数全部数位同时进行求和加法器称为并行（Parallel）加法器。它是用n个一位全加器相连而组成一个n位加法器。1.串行进位（SerialCarry）加法器……XnYnX2Y2X1Y1FnF2F1Cn-1CnC2C1FAnFA2FA1C0串行进位加法器中,各位全加器进位信号以串联形式逐位传递,逐位产生。串行进位又叫行波进位（RippleCarry）,其每一位进位直接依赖于前一级进位,是逐层形成。串行进位链结构简单,但运算速度却受进位延迟时间严重影响。44/36

比如:X1111111111111111Y0000000000000001进位C1111111111111111和F10000000000000000每一位半加和可马上产生,而真正和F要等低位进位信号到来后才能产生。进位在传递过程中每经过一级门都要产生延迟。每个全加器进位延迟时间是2tpdCi=XiYi＋（Xi＋Yi）Ci-1=XiYi＋XiCi-1＋YiCi-1比如,16位串行进位加法器进位延迟时间是32tpd。N位串行进位加法器进位延迟时间是2Ntpd55/36

2.并行进位（ParallelCarry）加法器为了提升运算速度,必须改变进位逐位传递路径,降低进位传递时间。进位Ci可分解为XiYi和(Xi+Yi)Ci－1两部分。其中,XiYi仅取决于本位参加运算两数Xi和Yi,而与低位传来进位Ci－1无关,称为第i位产生当地进位。可用进位产生函数Gi=XiYi表示。（Xi+Yi）Ci－1为第i位产生传送进位或条件进位,称(Xi+Yi)为进位传送条件,它决定从低位来进位是被接通还是被阻断。可用进位传递函数Pi=Xi+Yi表示。将Pi和Gi代入进位表示式中进行递推，得出:Ci=XiYi＋（Xi＋Yi）Ci-166/36

递推结果,全部各位进位都直接依赖最低位进位C0,即全部各位进位能够直接从C0并行产生,所以又称为超前(先行)进位。Carry-lookahead。并行进位链进位延迟时间是3tpd。Gi=XiYiPi=Xi+YiCi=Gi+PiCi