晶圆级多层堆叠技术的两项关键工艺.pdfVIP

一、晶圆级封装VS传统封装

在传统晶圆封装中，是将成品晶圆切割成单个芯片，然后再进行黏合封装。不

同于传统封装工艺，晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封

装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个

芯片。

相比于传统封装，晶圆级封装具有以下优点：

1、封装尺寸小

由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP的封装

尺寸几乎等于芯片尺寸。

2、高传输速度

与传统金属引线产品相比，WLP一般有较短的连接线路，在高效能要求如高频

下，会有较好的表现。

3、高密度连接

WLP可运用数组式连接，芯片和电路板之间连接不限制于芯片四周，提高单位

面积的连接密度。

4、生产周期短

WLP从芯片制造到、封装到成品的整个过程中，中间环节大大减少，生产效率

高，周期缩短很多。

5、工艺成本低

WLP是在硅片层面上完成封装测试的，以批量化的生产方式达到成本最小化的

目标。WLP的成本取决于每个硅片上合格芯片的数量，芯片设计尺寸减小和硅

片尺寸增大的发展趋势使得单个器件封装的成本相应地减少。WLP可充分利用

晶圆制造设备，生产设施费用低。

二、晶圆级封装的工艺流程

图WLP工艺流程

晶圆级封装工艺流程如图所示：

1、涂覆第一层聚合物薄膜，以加强芯片的钝化层，起到应力缓冲的作用。聚合

物种类有光敏聚酰亚胺（PI）、苯并环丁烯（BCB）、聚苯并恶唑（PBO）。

2、重布线层（RDL）是对芯片的铝/铜焊区位置重新布局，使新焊区满足对焊

料球最小间距的要求，并使新焊区按照阵列排布。光刻胶作为选择性电镀的模

板以规划RDL的线路图形，最后湿法蚀刻去除光刻胶和溅射层。

3、涂覆第二层聚合物薄膜，是圆片表面平坦化并保护RDL层。在第二层聚合

物薄膜光刻出新焊区位置。

4、凸点下金属层（UBM）采用和RDL一样的工艺流程制作。

5、植球。焊膏和焊料球通过掩膜板进行准确定位，将焊料球放置于UBM上，

放入回流炉中，焊料经回流融化与UBM形成良好的浸润结合，达到良好的焊

接效果。

三、晶圆级封装的发展趋势

随着电子产品不断升级换代，智能手机、5G、AI等新兴市场对封装技术提出了

更高要求，使得封装技术朝着高度集成、三维、超细节距互连等方向发展。晶

圆级封装技术可以减小芯片尺寸、布线长度、焊球间距等，因此可以提高集成

电路的集成度、处理器的速度等，降低功耗，提高可靠性，顺应了电子产品日

益轻薄短小、低成本的发展要需求。

晶圆级封装技术要不断降低成本，提高可靠性水平，扩大在大型IC方面的应

用：

1、通过减少WLP的层数降低工艺成本，缩短工艺时间，主要是针对I/O少、

芯片尺寸小的产品。

2、通过新材料应用提高WLP的性能和可靠度。主要针对I/O多、芯片尺寸大

的产品。

四、晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进，单纯通过缩小工艺尺

寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的

需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实

现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的

晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键

工艺，硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶

圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维

的发展过程中，晶圆级多层堆叠技术将起到至关重要的作用。

引言

进入21世纪后，集成电路按照尺寸微缩的技术路线遭遇了物理节点失效、经

济学定律失效，以及性能、功耗、面积(performancepowerarea，PPA)指标

难以达到等各种困难，单纯依靠尺寸微缩的发展道路变得越来越窄，因此工业

上开始逐渐意识到实现三维集成产业化的重要性。理想的技术方案是在Si片

上生长多层不同功能的器件，但该方法技术难度较高，当前还处于基础研究和

实验室开发阶段。目前已报道的三维芯片大多是芯片在垂直方向上的堆叠，该

技术利用硅通孔(TSV)将芯片打通，实现芯片之间和芯片内部的垂直互连。

三维芯片具有以下优势:性能方面，多颗芯片垂直互连，从而提高互连速度、

减少响应时间;功耗方面，缩短全局连线，减少长连线上中继器的数量，实现

能耗降低;面积方面，多层堆叠的