verilog复习卷_原创精品文档.pdfVIP

二○一○～二○一一学年第二学期（A）卷

课程名称Verilog硬件描述语言适用专业2008电信

考试方式（闭）卷考试时间(120)分钟

题号一二三四五六七总分

得分

评卷人

备注：所有试题答案必须全部写在试卷答题纸上，试题纸上答题无效。

一、填空题（共26分，每空2分）

1．Verilog的基本设计单元是。它是由组成，一部分描述；

另一部分描述即定义输入是如何影响的。

2．用assign描述的语句我们一般称之为逻辑，并且它们是属于语句，即于语句

的书写次序。而用always描述的语句我们一般称之为逻辑或逻辑，并

且它们是属于语句，即于语句的书写。

3．在case语句中至少要有一条语句

二、简答题（共15分，每小题5分）

1.怎样理解在进程语句中，阻塞语句没有延迟这句话？

2.在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？

3.为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？

三、改错（15分）

//下述是一个实现四位数的BCD码加法的程序，请把正确的程序写在试卷上

modulebcdadd(clk,a,b,c,d,a1,b1,c1,d1,q1,q2,q3,q4,cout)

inputclk;

inputa,b,c,d,a1,b1,c21,d21[3:0];

outputq1,q2,q3,q4[3:0];

outputcout;

regq1,q2,q3,q4;[3:0]

always@(clk,a,b,c,d,a1,b1,c1,d1)；

begin

q1=a+a1;

if(q19){cout,q1}=q1+6;

q2=b+b1+cout;

if(q29){cout,q2}=q2+6;

q3=c+c1+cout;

if(q39){cout,q3}=q3+6;

q4=d+d1+cout;

if(q49){cout,q4}=q4+6;

endmodule

四、编程（15分）

编程实现带异步清0、异步置1的D触发器。

五、编程（15分）

编程实现求补码的程序，输入是带符号的8位二进制数。

六、编程（14分）

编程实现一个并行加载串行输出的程序，输入是一个8位的二进制数。

二○一○～二○一一学年第二学期（B）卷

课程名称Verilog硬件描述语言适用专业2008电信

考试方式（闭）卷考试时间(120)分钟

题号一二三四五六七总分

得分

评卷人

备注：所有试题答案必须全部写在试卷答题纸上，试题纸上答题无效。

一、填空题（共10分，每空2分）

1.已知x=4’b1001,y=4’b0110,则x的4位补码为，而y的4位的补码为