2024年eda考试必考知识点.doc

考试題型:简答題，程序語句解释，程序填空，编程

EDA就是以计算机為工作平台，以EDA软件工具為开发环境，以PLD器件或者ASIC专用集成电路為目的器件设计实現电路系统的一种技术。

現代EDA技术的特性：1,、采用硬件描述語言进行设计2、逻辑综合与优化3、开放性和原则化4.、更完备的库。

数字系统设计技术：1、Topdown既自顶向下的设计。这种设计首先从系统设计下手，在顶层进行功能方框图的划分和构造设计。须通过“设计—验证—修改设计再验证”的过程，不停反复，直到成果可以实現所规定的功能，并在速度、功耗、价格和可靠性方面实現较為合理的平衡。2、Bottomup设计，既自底向上的设计，由设计者调用设计库中的元件(如多种门电路、加法器、计数器等)，设计组合出满足自已需要的系统。不仅效率低、成本高并且易出錯。

IP：本来的含义是指知识产权、著作权，在IC设计领域指实現某种功能的设计。IP核（IP模块）：指功能完整，性能指标可靠，已验证的、可重用的电路功能模块。IP复用：软IP--用VHDL等硬件描述語言描述的功能块，不过并不波及用什么详细电路元件实現这些功能。固IP完毕了综合的功能块。硬IP供设计的最终阶段产品：掩膜。基于IP复用的开发协助设计者节省時间，缩短开发周期，防止反复劳动。

可编程逻辑阵列PLA,可编程与阵列或阵列，输出电路固定。可编程阵列逻辑PAL，可编程与阵列，或阵列输出电路固定。

FPGA是一种半定制的器件，器件内已做好多种逻辑资源，顾客只需对器件内的资源编程连接就可实現所需要的功能。ASIC指用全定制的措施来实現设计的方式，它在最底层，既物理版图级实現设计，因此也称為掩膜ASCI。CPLD既复杂可编程逻辑器件，是从EPLD改善而来的。

逻辑综合：RTL级描述转换到逻辑门级（包括触发器）。版图综合或构造综合：从逻辑门表达转换到版图表达，或转换到PLD器件的配置网表表达。综合器是可以自动实現上述转换的软件工具，是能将原理图或HDL語言描述的电路功能转化為详细电路构造网表的工具。硬件综合器和软件程序编译器有本质区别：软件程序编译器是将C或汇编编写的程序编译為0/1代码流，而硬件综合器是将硬件描述語言编写的程序代码转化為详细的电路网表构造。适配器也称為构造综合器，它的功能是将由综合器产生的网表文献配置于指定的目的器件中，并产生最终的可下载文献。仿真是对所设计电路的功能的验证。包括功能仿真、時序仿真。不考虑信号延時等原因的仿真称功能仿真。時序仿真是在选择了详细器件并完毕了布局布线后进行的包括延時的仿真。（功能仿真与時序仿真有什么区别）编程是把适配后生成的编程文献装入到PLD器件中的过程或称為下载。（一般将对基于EEPROM工艺的非易失构造PLD器件的下载称為编程，将基于SRAM工艺构造的PLD器件的下载称為配置。）

数字系统设计的流程：1、设计输入包括原理图输入、硬件描述語言(HDL文本输入)2、综合3、适配4、仿真5、编程

EDA技术的发展趋势：1、超大规模集成电路的集成度和工艺水平不停提高/2、市场对系统的集成度不停提出更高的规定3、高性能的EDA工具，其自动化和智能化程度不停提高，為嵌入式系统设计提供了功能强大的开发环境/4、计算机硬件平台性能大幅度提高，為复杂的SoC设计提供了物理基础。

PLD器件按照可以编程的次数可以分為两类：(1)一次性编程器件（OTP）(2)可多次编程器件。OTP类器件的特点：只容許对器件编程一次，不能修改。可多次编程器件则容許对器件多次编程，适合于在科研开发中使用。

按编程元件和编程工艺分类：(1)熔丝(2)反熔丝编程元件(3)紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，EEPROM、快闪存储器），如多数CPLD。以上為非易失性器件。(5)静态存储器构造，如多数FPGA。以上為易失性器件。

按构造特点分类：1.基于乘积项构造的PLD器件。基于与或阵列，此类器件都包括一种人或多种与或阵列。此类器件多采用EEPROM或Flash工艺制作，配置数据掉电后不会丢失。如CPLD。CPLD（如MAX7000S）器件重要由如下及部件构成：宏单元、可编程连线阵列、IO控制块。2.基于查找表构造的PLD器件。基于静态存储器(SRAM)和数据选择器，通过查表方式实現函数功能。此类器件集成度高，逻辑功能强，但配置数据轻易丢失。如FPGA。FPGA（如XC4000）器件重要由3部分构成：可配置逻辑块（CLB）、输入\输出模块、布线通道。（CPLD和FPGA在机构上有什么区别，各有什么特点）从功能上看，可以把Megafunction库中的元器件分為：算术运算模块、逻辑门模块、储存模块、IO模块。

参数化锁相环宏模块altpll以输入時钟信号作為参照信号实現锁相，从而输出若干个同步倍频或者