第三章组合逻辑电路.ppt

第三章 组合逻辑电路组合逻辑电路的特点 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。3.1 组合逻辑电路的分析和设计 分析过程一般包含4个步骤：解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。（2）化简与变换：3.1.2组合逻辑电路的设计方法设计步骤：组合逻辑电路设计的一般步骤如下：1．按照设计要求列出真值表；

根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。二、设计举例（2）写出输出函数表达式并化简得：Y=AB+AC3.2加法器和数值比较器2．真值表3.输出逻辑函数式为5.逻辑符号3.3.2全加器4．逻辑函数表达式5.逻辑图和逻辑符号见下图：3.3.3数值比较器二、多位数值比较器

如两个4位二进制数A＝A3A2A1A0和B＝B3B2B1B0进行比较时，则需从高位到低位逐位进行比较。只有在高位相等时，才能进行低位的比较。当比较到某一位数值不等时，其结果便为两个4位数的比较结果。3.4编码器和译码器 在数字系统中，常常需要将具有特定意义的信息（如数字或字符），编成相应的若干位二进制代码，这一过程称为编码。实现编码的电路称为编码器(Encoder)。输入：I0～I7为8个需要编码的信号

输出：Y2、Y1、Y0为三位二进制代码

由于该编码器有8个输入端(I0未画在图 中)，3个输出端，故称8线--3线编码器。说明:编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。这就是说，I0、I1……I7这8个编码信号是相互排斥的。在I1～I7为0时，输出就是I0的编码，故I0未画。三、真值表。Y2Y1Y03．4．2二一十进制编码器一、二一十进制编码器定义：能实现二十进制编码的电路叫做二一十进制编码器，其工作原理与二进制编码器并无本质区别，现以最常用的8421BCD码编码器为例作简要说明二、逻辑电路图需要编码的10个输入信号：I0～I9

输出4位二进制代码为：Y3、Y2、Y1、Y0四、真值表3．4．3译码器 编码是将具有特定意义的信息（如数字或字符），编成相应的若干位二进制代码。译码则是与编码相反的过程，即将若干位二进制代码的原意“翻译”出来，还原成有特定意义的输出信息。二进制译码原则：用n位二进制代码可以表示2n个信号，则对n位代码译码时，应由2n≥N来确定译码信号位数N。一、二进制译码器：把二进制代码的各种状态，按其原意翻译成对应输出信号的电路叫做二进制译码器。三、用译码器实现组合逻辑函数1．实现原理：

由于二进制译码器的输出为输入变量的全部最小项，即每一个输出对应一个最小项Yi=mi（译码器输出高电平），而任何一个n位变量的逻辑函 数都可变换为最小项之和的标准式F= F的取值为0或1，因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。当译码器输出低电平时，多选用与非门；当输出为高电平时，多选用或门。２．实例【例】试用译码器和门电路实现逻辑函数?????????

解：（1）根据逻辑函数选用译码器。

由于逻辑函数Y中有A、B、C三个变量，故应选用3线一8线译码器CT74LS138。

其输出为低电平有效，故选用与非门。（2）写出标准与—或表达式为（3）将逻辑函数Y和CT74LS138的输出表达式进行比较。（4）画逻辑电路图。二、集成译码器74138

由于它有3个输入端、8个输出端，因此，又称3线一8线译码器。下图为其引脚图。设A＝A2、B＝A1、C＝A0，比较得**每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）……Lj=fj（A1、A2、…、Ai）概述3.1.1 组合逻辑电路的分析方法例3.3.1：组合电路如图所示，分析该电路的逻辑功能。（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 根据给出的实际逻辑问题，求出实现该实际问题的逻辑功能的组合逻辑电路，这就是组合逻辑电路设计的任务。 在使用不同的器件进行设计时，电路的“最简”也有不同的含意。用小规模数字集成电路进行设计的